特許ウォッチ

公開番号2025019477
公報種別公開特許公報(A)
公開日2025-02-07
出願番号2023123110
出願日2023-07-28
発明の名称光電変換装置及びその駆動方法
出願人キヤノン株式会社
代理人個人,個人,個人,個人
主分類H04N 25/70 20230101AFI20250131BHJP(電気通信技術)
要約【課題】画素信号の読み出しに要する時間を短縮しうる光電変換装置を提供する。
【解決手段】光電変換装置は、複数の行及び複数の列をなすように配された複数の画素回路と、複数の画素回路を駆動する制御回路と、を有する。複数の画素回路の各々は、光電変換部を有する信号生成回路と、信号生成回路から出力される信号を保持するメモリと、メモリからの信号が入力される第1入力ノード、制御回路からの制御信号が入力される第2入力ノード、第3入力ノード及び出力ノードを有する順序回路と、を有する。複数の画素回路は、同じ行又は同じ列に配された第1画素回路及び第2画素回路を含み、第1画素回路の順序回路の出力ノードは、第2画素回路の順序回路の第3入力ノードに接続されている。
【選択図】図2
特許請求の範囲【請求項１】
複数の行及び複数の列をなすように配された複数の画素回路と、
前記複数の画素回路を駆動する制御回路と、を有し、
前記複数の画素回路の各々は、
光電変換部を有する信号生成回路と、
前記信号生成回路から出力される信号を保持するメモリと、
前記メモリからの信号が入力される第１入力ノードと、前記制御回路からの制御信号が入力される第２入力ノードと、第３入力ノードと、出力ノードと、を有する順序回路と、を有し、
前記複数の画素回路は、同じ行又は同じ列に配された第１画素回路及び第２画素回路を含み、前記第１画素回路の前記順序回路の前記出力ノードは、前記第２画素回路の前記順序回路の前記第３入力ノードに接続されている
ことを特徴とする光電変換装置。
続きを表示（約 1,300 文字）【請求項２】
前記複数の画素回路は、同じ行又は同じ列に配された前記画素回路の群を含み、前記群を構成する前記画素回路の前記順序回路は、隣り合う前記画素回路の前記順序回路の前記出力ノードと前記第３入力ノードとを接続するように直列に接続されている
ことを特徴とする請求項１記載の光電変換装置。
【請求項３】
前記制御回路は、各々が前記画素回路の群を含む２以上の行の各列の前記画素回路又は各々が前記画素回路の群を含む２以上の列の各行の前記画素回路に、共通の前記制御信号を供給するように構成されている
ことを特徴とする請求項２記載の光電変換装置。
【請求項４】
前記制御回路は、直列に接続された複数のバッファ回路のうちの少なくとも一部のバッファ回路を介して前記同じ行又は同じ列に配された前記画素回路に前記制御信号を供給するように構成されており、
前記第１画素回路の前記順序回路に供給される前記制御信号が通過する前記バッファ回路の数は、前記第２画素回路の前記順序回路に供給される前記制御信号が通過する前記バッファ回路の数よりも多い
ことを特徴とする請求項１乃至３のいずれか１項に記載の光電変換装置。
【請求項５】
前記複数のバッファ回路の各々は、非反転バッファ回路により構成されている
ことを特徴とする請求項４記載の光電変換装置。
【請求項６】
前記複数のバッファ回路の各々は、反転バッファ回路により構成されており、
前記第１画素回路の前記順序回路は前記制御信号の立ち上がりに同期して動作し、前記第２画素回路の前記順序回路は前記制御信号の立ち下がりに同期して動作するように構成されている
ことを特徴とする請求項４記載の光電変換装置。
【請求項７】
前記制御回路は、前記複数のバッファ回路の各々の出力と、前記画素回路の前記順序回路の前記第２入力ノードとの間に配された論理回路を更に有する
ことを特徴とする請求項１乃至３のいずれか１項に記載の光電変換装置。
【請求項８】
前記複数の画素回路は、同じ行又は同じ列に配された前記画素回路の第１群及び第２群を含み、前記第１群及び前記第２群の各々を構成する前記画素回路の前記順序回路は、隣り合う前記画素回路の前記順序回路の前記出力ノードと前記第３入力ノードとを接続するように直列に接続されている
ことを特徴とする請求項１記載の光電変換装置。
【請求項９】
前記第１群を構成する前記画素回路と前記第２群を構成する前記画素回路とは、所定の数ごとに交互に配されている
ことを特徴とする請求項８記載の光電変換装置。
【請求項１０】
前記制御回路は、前記第１群を構成する前記画素回路の各々の信号と、前記第２群を構成する前記画素回路の各々の信号と、を並列に出力するように構成されている
ことを特徴とする請求項８又は９記載の光電変換装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、光電変換装置及びその駆動方法に関する。
続きを表示（約 2,500 文字）【背景技術】
【０００２】
近年、イメージセンサや測距システムなどにおいて多画素化・読み出し高速化等の性能向上が図られており、画素全体の持つ情報量の増加に対応した画素情報の読み出し方式について幾つかの提案がなされている。特許文献１及び特許文献２には、受光部の画像情報を他の受光部を介して画像処理部に転送するように構成することで複数の受光部に接続される配線の長さを短くした画像読み取り装置が記載されている。
【先行技術文献】
【特許文献】
【０００３】
特開２０１２－０７０１７０号公報
特開２０１８－１８６４７８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１に記載の技術では、画素行が複数になった場合に画素信号を画素回路の外側で順番に処理せざるをえず、全画素を読み出すための時間を要することがあった。また、特許文献２に記載の技術においても、複数画素列ごとに画素外の読み出し回路が処理を担っており、特許文献１と本質的に同様の課題があった。
【０００５】
本発明の目的は、画素信号の読み出しに要する時間を短縮しうる光電変換装置及びその駆動方法を提供することにある。
【課題を解決するための手段】
【０００６】
本明細書の一開示によれば、複数の行及び複数の列をなすように配された複数の画素回路と、前記複数の画素回路を駆動する制御回路と、を有し、前記複数の画素回路の各々は、光電変換部を有する信号生成回路と、前記信号生成回路から出力される信号を保持するメモリと、前記メモリからの信号が入力される第１入力ノードと、前記制御回路からの制御信号が入力される第２入力ノードと、第３入力ノードと、出力ノードと、を有する順序回路と、を有し、前記複数の画素回路は、同じ行又は同じ列に配された第１画素回路及び第２画素回路を含み、前記第１画素回路の前記順序回路の前記出力ノードは、前記第２画素回路の前記順序回路の前記第３入力ノードに接続されている光電変換装置が提供される。
【０００７】
また、本明細書の他の一開示によれば、複数の行及び複数の列をなすように配された複数の画素回路と、前記複数の画素回路を駆動する制御回路と、を有し、前記複数の画素回路の各々は、光電変換部を有する信号生成回路と、前記信号生成回路で生成された信号を保持するメモリと、前記メモリから前記信号が転送される順序回路と、を有し、前記複数の画素回路は、同じ行に配された２以上の前記画素回路を各々が含む第１群及び第２群を含み、前記第１群及び前記第２群の各々を構成する前記画素回路の前記順序回路は、行方向に沿って直列に接続されており、前記制御回路からの制御信号に応じて、各々が保持する前記信号を、前記行方向に沿って一方の側から他方の側に順次転送するように構成されており、前記制御回路は、前記第１群の前記画素回路と前記第２群の前記画素回路とに共通の制御信号を供給することにより、前記第１群の前記画素回路における前記信号の転送動作と、前記第２群の前記画素回路における前記信号の転送動作と、を並行して実施するように構成されている光電変換装置が提供される。
【０００８】
また、本明細書の更に他の一開示によれば、複数の行及び複数の列をなすように配された複数の信号保持回路と、前記複数の信号保持回路を駆動する制御回路と、を有し、前記複数の信号保持回路の各々は、所定の信号を保持するメモリと、前記メモリから前記信号が転送される順序回路と、を有し、前記複数の信号保持回路は、同じ行に配された２以上の前記信号保持回路を各々が含む第１群及び第２群を含み、前記第１群及び前記第２群の各々を構成する前記信号保持回路の前記順序回路は、行方向に沿って直列に接続されており、前記制御回路からの制御信号に応じて、各々が保持する前記信号を、前記行方向に沿って一方の側から他方の側に順次転送するように構成されており、前記制御回路は、前記第１群の前記信号保持回路と前記第２群の前記信号保持回路とに共通の制御信号を供給することにより、前記第１群の前記信号保持回路における前記信号の転送動作と、前記第２群の前記信号保持回路における前記信号の転送動作と、を並行して実施するように構成されている信号出力装置が提供される。
【０００９】
また、本明細書の更に他の一開示によれば、光電変換部を有する信号生成回路と、前記信号生成回路で生成された信号を保持するメモリと、前記メモリから前記信号が転送される順序回路と、を各々が有する複数の画素回路を有し、同じ行に配された２以上の前記画素回路を各々が含む第１群及び第２群を含み、前記第１群及び前記第２群の各々を構成する前記画素回路の前記順序回路が行方向に沿って直列に接続された光電変換装置の駆動方法であって、前記複数の画素回路の各々において、光の入射により前記光電変換部で生じた電荷に基づく信号を前記メモリに保持するステップと、前記複数の画素回路の各々において、前記メモリに保持されている前記信号を前記順序回路に転送するステップと、前記第１群及び前記第２群の各々において、各々を構成する前記画素回路の前記順序回路が保持する前記信号を、前記行方向に沿って一方の側から他方の側に順次転送するステップと、を有し、前記順次転送するステップでは、前記第１群の前記画素回路と前記第２群の前記画素回路とに共通の制御信号を供給し、前記第１群の前記画素回路における前記信号の転送動作と、前記第２群の前記画素回路における前記信号の転送動作と、を並行して実施する光電変換装置の駆動方法が提供される。
【発明の効果】
【００１０】
本発明によれば、複数の画素回路を備える光電変換装置において、画素信号の読み出しに要する時間を短縮することができる。
【図面の簡単な説明】
（【００１１】以降は省略されています）

関連特許