特許ウォッチ

公開番号2025005742
公報種別公開特許公報(A)
公開日2025-01-17
出願番号2023106063
出願日2023-06-28
発明の名称半導体装置と半導体装置の製造方法
出願人キオクシア株式会社
代理人弁理士法人サクラ国際特許事務所
主分類H01L 21/3205 20060101AFI20250109BHJP(基本的電気素子)
要約【課題】貼合パッドの端部におけるボイドの発生を抑制し、EM耐性やSM耐性等が劣化することを抑制することを可能にした半導体装置を提供する。
【解決手段】実施形態の半導体装置1は、第1半導体基板に設けられた第1金属パッド5と、第1金属パッド5の少なくとも一部に接続された第1回路とを備える第1デバイス構成部と、第1金属パッド5と対応するように設けられ、第1金属パッド5と接合された第2金属パッド8と、第2金属パッド8の少なくとも一部に接続された第2回路とを備え、第1デバイス構成部に貼合された第2デバイス構成部とを具備する。実施形態の半導体装置において、第1金属パッド5及び第2金属パッド8の少なくとも一方は、第1デバイス構成部と第2デバイス構成部との貼合面に設けられた窪みと、窪みに充填された炭素膜とを有する。
【選択図】図3
特許請求の範囲【請求項１】
第１半導体基板に設けられた第１金属パッドと、前記第１金属パッドの少なくとも一部に接続された第１回路とを備える第１デバイス構成部と、
前記第１金属パッドと対応するように設けられ、前記第１金属パッドと接合された第２金属パッドと、前記第２金属パッドの少なくとも一部に接続された第２回路とを備え、前記第１デバイス構成部に貼合された第２デバイス構成部とを具備し、
前記第１金属パッド及び前記第２金属パッドの少なくとも一方は、前記第１デバイス構成部と前記第２デバイス構成部との貼合面に設けられた窪みと、前記窪みに充填された炭素膜とを有する、半導体装置。
続きを表示（約 790 文字）【請求項２】
前記第１金属パッド及び前記第２金属パッドの少なくとも一方は、接合相手の金属パッドから外れた領域の少なくとも一部に設けられた第１窪みと、前記第１窪みに充填された第１炭素膜とを有する、請求項１に記載の半導体装置。
【請求項３】
前記第１金属パッド及び前記第２金属パッドの少なくとも一方は、接合相手の金属パッドと対向する領域の少なくとも一部に設けられた第２窪みと、前記第２窪みに充填された第２炭素膜とを有する、請求項１に記載の半導体装置。
【請求項４】
第１半導体基板と、前記第１半導体基板に配置された第１金属パッドと、前記第１金属パッドの少なくとも一部に接続された第１回路とを有する第１チップ構成部材と、第２半導体基板と、前記第２半導体基板に配置された第２金属パッドと、前記第２金属パッドの少なくとも一部に接続された第２回路とを有する第２チップ構成部材とを用意する工程と、
前記第１金属パッドと前記第２金属パッドの少なくとも一方の表面に、炭素膜又は有機膜を形成する工程と、
前記炭素膜又は有機膜を介して、前記第１金属パッドと前記第２金属パッドとが対向するように、前記第１チップ構成部材と前記第２チップ構成部材とを配置する工程と、
前記炭素膜又は有機膜を介して前記第１金属パッドと前記第２金属パッドとを接合することにより、前記第１チップ構成部材と前記第２チップ構成部材とを貼合して貼合基板を作製する工程と
を具備する半導体装置の製造方法。
【請求項５】
前記第１金属パッド及び前記第２金属パッドの少なくとも一方の前記第１チップ構成部材と前記第２チップ構成部材との貼合面に設けられた窪みに、前記炭素膜又は有機膜に由来する炭素を充填して炭素膜を形成する、請求項４に記載の半導体装置の製造方法。

発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、半導体装置と半導体装置の製造方法に関する。
続きを表示（約 2,400 文字）【背景技術】
【０００２】
半導体装置の高密度化や装置面積の有効活用等を図るために、例えばメモリセルを有する半導体基板と、ＣＭＯＳ等の周辺回路を有する半導体基板とを、各半導体基板にそれぞれ設けられた金属パッド同士を接合しつつ貼り合せる貼合プロセスが適用されている。貼合プロセスを適用した貼合基板を具備する半導体装置において、貼合された金属パッド（貼合パッド）の端部にボイドが形成されて、ＥＭ（Ｅｌｅｃｔｒｏｍｉｇｒａｔｉｏｎ）耐性やＳＭ（ＳｔｒｅｓｓＭｉｇｒａｔｉｏｎ）耐性が劣化することが懸念される。そこで、貼合パッド端部におけるボイドの発生を抑制することが求められいる。
【先行技術文献】
【特許文献】
【０００３】
特開２０１６－０９２１９７号公報
米国特許公開第２０２１／０２１７７１６号明細書
特開２０２０－０９２１４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の解決しようとする課題は、貼合パッドの端部におけるボイドの発生を抑制し、ＥＭ耐性やＳＭ耐性等の劣化防止を可能にした半導体装置及び半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００５】
実施形態の半導体装置は、第１半導体基板に設けられた第１金属パッドと、前記第１金属パッドの少なくとも一部に接続された第１回路とを備える第１デバイス構成部と、前記第１金属パッドと対応するように設けられ、前記第１金属パッドと接合された第２金属パッドと、前記第２金属パッドの少なくとも一部に接続された第２回路とを備え、前記第１デバイス構成部に貼合された第２デバイス構成部とを具備する。実施形態の半導体装置において、前記第１金属パッド及び前記第２金属パッドの少なくとも一方は、前記第１デバイス構成部と前記第２デバイス構成部との貼合面に設けられた窪みと、前記窪みに充填された炭素膜とを有する。
【図面の簡単な説明】
【０００６】
実施形態の半導体装置の第２半導体基板を薄厚化する前段階の構造を示す断面図である。
実施形態の半導体装置の第２半導体基板を薄厚化した後段階の構造を示す断面図である。
図１に示す半導体装置における金属パッドの接合体を拡大して示す断面図である。
図１に示す半導体装置の製造工程を示す断面図である。
従来の半導体装置の製造工程を示す断面図である。
図３に示す金属パッドの接合体の変形例を拡大して示す断面図である。
実施形態の半導体装置を用いて作製した半導体チップの構成例を示す断面図である。
【発明を実施するための形態】
【０００７】
以下、実施形態の半導体装置及びその製造方法について、図面を参照して説明する。なお、各実施形態において、実質的に同一の構成部位には同一の符号を付し、その説明を一部省略する場合がある。図面は模式的なものであり、厚さと平面寸法との関係、各部の厚さの比率等は現実のものとは異なる場合がある。説明中の上下等の方向を示す用語は、特に明記が無い場合には後述する第１半導体基板の金属パッドの形成面を上とした場合の相対的な方向を示し、重力加速度方向を基準とした現実の方向とは異なる場合がある。
【０００８】
図１及び図２は実施形態の半導体装置１を示す断面図、図３は実施形態の半導体装置１における金属パッドの接合体を拡大して示す断面図である。図１は貼合基板を構成する２つの半導体基板のうちの一方をバックグラインドや薬液処理により薄厚化する前段階の半導体装置１を示し、図２は一方の半導体基板をバックグラインドや薬液処理により薄厚化した後段階の半導体装置１を示している。
【０００９】
図１に示す半導体装置１は、第１半導体基板２と第２半導体基板３とを備えている。第１半導体基板２と第２半導体基板３とは貼合されており、貼合基板４を形成している。すなわち、半導体装置１は貼合基板４を備えている。符号Ｓは第１半導体基板２と第２半導体基板３との貼合面を示している。貼合面Ｓは便宜的に示したものであり、第１半導体基板２と第２半導体基板３とは一体化されているため、視認可能な接合界面は存在していない場合がある。ただし、貼合基板４の断面を解析することにより第１半導体基板２と第２半導体基板３とが貼合されていることは判別できる。
【００１０】
第１半導体基板２は、複数の第１金属パッド５を有している。第１金属パッド５の少なくとも一部には、第１配線層６が接続されている。第１金属パッド５及び第１配線層６は、層間絶縁膜としての第１絶縁層７内に埋め込まれている。複数の第１金属パッド５は、それらの表面が第１絶縁層７の表面に露出するように配置されている。第２半導体基板３は、複数の第２金属パッド８を有している。第２金属パッド８の少なくとも一部には、第２配線層９が接続されている。第２金属パッド８及び第２配線層９は、層間絶縁膜としての第２絶縁層１０内に埋め込まれている。複数の第２金属パッド８は、それらの表面が第２絶縁層１０の表面に露出するように配置されている。図１及び図２においては、第１及び第２金属パッド５、８に第１及び第２配線層６、９が接続された状態を示している。すなわち、図１及び図２は第１及び第２配線層６、９が接続された第１及び第２金属パッド５、８を示している。第１及び第２金属パッド５、８の一部は、配線層に接続されていないダミーパッドであってもよい。また、第１及び第２配線層６、９は後述するようにビアプラグ等を含んでいてもよい。
（【００１１】以降は省略されています）

関連特許