特許ウォッチ

公開番号2025004610
公報種別公開特許公報(A)
公開日2025-01-15
出願番号2023104406
出願日2023-06-26
発明の名称定電圧生成回路
出願人ローム株式会社
代理人弁理士法人佐野特許事務所
主分類G05F 3/30 20060101AFI20250107BHJP(制御;調整)
要約【課題】出力精度の高い定電圧生成回路を提供する。
【解決手段】定電圧生成回路1は、温度に比例する電流Iを生成する電流源CSと、電流Iが流される第1トランジスタM2と、を備える。定電圧生成回路1は、第1トランジスタM2の制御電極と第1主電極との間における電極間電圧Vgs2又はこれに応じた電圧を出力電圧VOUTとして出力する。
【選択図】図18
特許請求の範囲【請求項１】
温度に比例する基準電流を生成するように構成された電流源と、
前記基準電流が流されるように構成された第１トランジスタと、
を備え、
前記第１トランジスタの制御電極と第１主電極との間における電極間電圧又はこれに応じた電圧を出力電圧として出力する、定電圧生成回路。
続きを表示（約 980 文字）【請求項２】
前記第１トランジスタの第１主電極に接続されて前記基準電流が流されるように構成された第１抵抗をさらに備え、
前記第１トランジスタの制御電極と第１主電極との間における電極間電圧と前記第１抵抗の両端間電圧が足し合わされた電圧又はこれに応じた電圧を前記出力電圧として出力する、請求項１に記載の定電圧生成回路。
【請求項３】
前記第１トランジスタの第２主電極は、直接的に又は電圧フォロワを介して前記出力電圧の印加端に接続される、請求項２に記載の定電圧生成回路。
【請求項４】
前記電圧フォロワは、第１主電極が前記出力電圧の印加端に接続されて第２主電極が入力電圧の印加端に接続されて制御電極が前記第１トランジスタの第２主電極に接続される第２トランジスタを含む、請求項３に記載の定電圧生成回路。
【請求項５】
前記第１トランジスタの制御電極は、直接的に又は抵抗分圧器を介して前記出力電圧の印加端に接続される、請求項２に記載の定電圧生成回路。
【請求項６】
前記電流源は、
第１カレントミラーと、
入力端が前記第１カレントミラーの出力端に接続されて第１出力端が前記第１カレントミラーの入力端に接続されて第２出力端が前記第１トランジスタの第２主電極に接続される第２カレントミラーと、
前記第１カレントミラーの出力電流が流されるように構成された第２抵抗と、
を含む、請求項２に記載の定電圧生成回路。
【請求項７】
前記第１抵抗は、第１端が前記第１トランジスタの第１主電極に接続されて第２端が直接的に又は前記第２抵抗を介して基準電位端に接続される、請求項６に記載の定電圧生成回路。
【請求項８】
前記第１カレントミラーを形成する複数のトランジスタは、いずれもｎｐｎ型又はＮチャネル型である、請求項６に記載の定電圧生成回路。
【請求項９】
前記第２カレントミラーを形成する複数のトランジスタは、いずれもｐｎｐ型又はＰチャネル型である、請求項６に記載の定電圧生成回路。
【請求項１０】
前記第１トランジスタは、Ｎチャネル型又はｎｐｎ型である、請求項１～９のいずれか一項に記載の定電圧生成回路。

発明の詳細な説明【技術分野】
【０００１】
本開示は、定電圧生成回路に関する。
続きを表示（約 1,500 文字）【背景技術】
【０００２】
従来、定電圧生成回路の一種として、デプレッション型ＮＭＯＳＦＥＴ［metal oxide semiconductor field effect transistor］とエンハンスメント型ＮＭＯＳＦＥＴを組み合わせたＥＤ型定電圧源が広く一般に知られている。
【０００３】
なお、上記に関連する従来技術の一例としては、本願出願人により提案される特許文献１及び２を挙げることができる。
【先行技術文献】
【特許文献】
【０００４】
国際公開第２０２１／１７２００１号
国際公開第２０２１／２４１２５７号
【０００５】
［概要］
しかしながら、上記従来の定電圧生成回路では、出力精度を向上する余地があった。
【０００６】
例えば、本開示に係る定電圧生成回路は、温度に比例する基準電流を生成するように構成された電流源と、前記基準電流が流されるように構成された第１トランジスタと、を備え、前記第１トランジスタの制御電極と第１主電極との間における電極間電圧又はこれに応じた電圧を出力電圧として出力する。
【０００７】
なお、その他の特徴、要素、ステップ、利点、及び、特性については、以下に続く詳細な説明及びこれに関する添付の図面によって、さらに明らかとなる。
【図面の簡単な説明】
【０００８】
図１は、定電圧生成回路の比較例を示す図である。
図２は、比較例における出力電圧の温度特性を示す図である。
図３は、定電圧生成回路の第１実施形態を示す図である。
図４は、第１実施形態における出力電圧の温度特性を示す図である。
図５は、定電圧生成回路の第２実施形態を示す図である。
図６は、第１、第２実施形態における出力電圧のばらつきを示す図である。
図７は、定電圧生成回路の第３実施形態を示す図である。
図８は、第３実施形態における出力電圧のばらつきを示す図である。
図９は、定電圧生成回路の第４実施形態を示す図である。
図１０は、定電圧生成回路の第５実施形態を示す図である。
図１１は、定電圧生成回路の第６実施形態を示す図である。
図１２は、定電圧生成回路の第７実施形態を示す図である。
図１３は、定電圧生成回路の第８実施形態を示す図である。
図１４は、定電圧生成回路の第９実施形態を示す図である。
図１５は、定電圧生成回路の第１０実施形態を示す図である。
図１６は、定電圧生成回路の第１１実施形態を示す図である。
図１７は、定電圧生成回路の第１２実施形態を示す図である。
図１８は、定電圧生成回路の第１３実施形態を示す図である。
【０００９】
［詳細な説明］
＜比較例＞
図１は、定電圧生成回路の比較例（後出の実施形態と対比される基本構成）を示す図である。本比較例の定電圧生成回路１は、いわゆるＥＤ型基準電圧源である。本図に即して述べると、定電圧生成回路１は、トランジスタＭ１（例えばデプレッション型ＮＭＯＳＦＥＴ）と、トランジスタＭ２（例えばエンハンスメント型ＮＭＯＳＦＥＴ）とを備える。
【００１０】
なお、デプレッション型とは、ゲート・ソース間電圧が０Ｖであってもドレイン電流が流れるものを指す。一方、エンハンスメント型とは、ゲート・ソース間電圧が０Ｖであるときにはドレイン電流が流れないものを指す。
（【００１１】以降は省略されています）

関連特許