特許ウォッチ

公開番号2024179822
公報種別公開特許公報(A)
公開日2024-12-26
出願番号2023099030
出願日2023-06-16
発明の名称炭化珪素半導体装置および炭化珪素半導体装置の製造方法
出願人住友電気工業株式会社
代理人個人,個人
主分類H01L 29/78 20060101AFI20241219BHJP(基本的電気素子)
要約【課題】層間絶縁膜にクラックが発生することを抑制できる炭化珪素半導体装置および炭化珪素半導体装置の製造方法を提供する。
【解決手段】炭化珪素半導体装置は、第1主面を有する炭化珪素基板を備え、前記第1主面には、側面と、前記側面に連なる底面とを有するゲートトレンチが設けられており、前記側面および前記底面に接するゲート絶縁膜と、前記ゲート絶縁膜の上に設けられたゲート電極と、前記ゲート電極の上に設けられた層間絶縁膜と、をさらに備え、前記層間絶縁膜は、リン原子を含み、前記ゲート電極の上端を通り前記第1主面に平行な仮想面と、前記第1主面とが面一である。
【選択図】図1
特許請求の範囲【請求項１】
第１主面を有する炭化珪素基板を備え、
前記第１主面には、側面と、前記側面に連なる底面とを有するゲートトレンチが設けられており、
前記側面および前記底面に接するゲート絶縁膜と、
前記ゲート絶縁膜の上に設けられたゲート電極と、
前記ゲート電極の上に設けられた層間絶縁膜と、
をさらに備え、
前記層間絶縁膜は、リン原子を含み、
前記ゲート電極の上端を通り前記第１主面に平行な仮想面と、前記第１主面とが面一である、
炭化珪素半導体装置。
続きを表示（約 830 文字）【請求項２】
前記ゲート電極の上面の最大高さＲｚは、２０ｎｍ以下である、
請求項１に記載の炭化珪素半導体装置。
【請求項３】
前記ゲートトレンチの前記底面の幅は、前記ゲートトレンチの開口部の幅の１／２より小さい、
請求項１に記載の炭化珪素半導体装置。
【請求項４】
前記ゲートトレンチの前記底面の幅は、前記ゲートトレンチの開口部の幅の１／２以上である、
請求項１に記載の炭化珪素半導体装置。
【請求項５】
前記第１主面と前記ゲートトレンチの前記側面とがなす角度は、４５°以上６５°以下である、
請求項１に記載の炭化珪素半導体装置。
【請求項６】
前記ゲート電極の上面は、上に凸となる曲面である、
請求項１から請求項５のいずれか１項に記載の炭化珪素半導体装置。
【請求項７】
前記ゲート電極の上面は、下に凸となる曲面である、
請求項１から請求項５のいずれか１項に記載の炭化珪素半導体装置。
【請求項８】
第１主面を有する炭化珪素基板を準備する工程と、
前記第１主面に、側面と前記側面に連なる底面とを有するゲートトレンチを形成する工程と、
前記側面および前記底面に接するゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜の上にゲート電極を形成する工程と、
化学機械研磨によって前記ゲート電極の上面が前記第１主面と面一となるように研磨する工程と、
前記ゲート電極の上にリン原子を含む層間絶縁膜を形成する工程と、
を有する、炭化珪素半導体装置の製造方法。
【請求項９】
研磨された前記ゲート電極の前記上面に対してドライエッチングを行うことにより、前記ゲート電極の前記上面を曲面にする工程を有する、
請求項８に記載の炭化珪素半導体装置の製造方法。

発明の詳細な説明【技術分野】
【０００１】
本開示は、炭化珪素半導体装置および炭化珪素半導体装置の製造方法に関する。
続きを表示（約 1,800 文字）【背景技術】
【０００２】
炭化珪素半導体装置の一つとして、炭化珪素基板にゲートトレンチが形成され、ゲートトレンチ内にゲート絶縁膜およびゲート電極が設けられたトレンチゲート型ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）が知られている。
【先行技術文献】
【特許文献】
【０００３】
特開２０２１－７７７８７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来のトレンチゲート型ＭＯＳＦＥＴでは、ゲート電極の角部の近傍において層間絶縁膜に応力が集中し、層間絶縁膜にクラックが発生する場合がある。
【０００５】
本開示は、層間絶縁膜にクラックが発生することを抑制できる炭化珪素半導体装置および炭化珪素半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本開示の炭化珪素半導体装置は、第１主面を有する炭化珪素基板を備え、前記第１主面には、側面と、前記側面に連なる底面とを有するゲートトレンチが設けられており、前記側面および前記底面に接するゲート絶縁膜と、前記ゲート絶縁膜の上に設けられたゲート電極と、前記ゲート電極の上に設けられた層間絶縁膜と、をさらに備え、前記層間絶縁膜は、リン原子を含み、前記ゲート電極の上端を通り前記第１主面に平行な仮想面と、前記第１主面とが面一である。
【発明の効果】
【０００７】
本開示によれば、層間絶縁膜にクラックが発生することを抑制できる炭化珪素半導体装置および炭化珪素半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【０００８】
図１は、第１実施形態に係る炭化珪素半導体装置を示す断面図である。
図２は、図１の炭化珪素半導体装置におけるゲート電極を示す断面図である。
図３は、第１実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その１）である。
図４は、第１実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その２）である。
図５は、第１実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その３）である。
図６は、第１実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その４）である。
図７は、第１実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その５）である。
図８は、第１実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その６）である。
図９は、第１実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その７）である。
図１０は、第１実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その８）である。
図１１は、第１実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その９）である。
図１２は、第１実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その１０）である。
図１３は、第１実施形態に係る炭化珪素半導体装置の製造方法を示す断面図（その１１）である。
図１４は、第２実施形態に係る炭化珪素半導体装置を示す断面図である。
図１５は、図１４の炭化珪素半導体装置におけるゲート電極を示す断面図である。
図１６は、第２実施形態に係る炭化珪素半導体装置の製造方法を示す断面図である。
図１７は、第３実施形態に係る炭化珪素半導体装置を示す断面図である。
図１８は、図１７の炭化珪素半導体装置におけるゲート電極を示す断面図である。
図１９は、第３実施形態に係る炭化珪素半導体装置の製造方法を示す断面図である。
【発明を実施するための形態】
【０００９】
実施するための形態について、以下に説明する。
【００１０】
［本開示の実施形態の説明］
最初に本開示の実施態様を列記して説明する。以下の説明では、同一または対応する要素には同一の符号を付し、それらについて同じ説明は繰り返さない。
（【００１１】以降は省略されています）

関連特許