特許ウォッチ

公開番号2024176355
公報種別公開特許公報(A)
公開日2024-12-19
出願番号2023094835
出願日2023-06-08
発明の名称ゲート駆動回路、電力変換装置、及びゲート駆動方法
出願人富士電機株式会社
代理人個人,個人
主分類H02M 1/08 20060101AFI20241212BHJP(電力の発電,変換,配電)
要約【課題】各半導体スイッチング素子のオン、オフタイミングのずれを防止することができるゲート駆動回路を提供する。
【解決手段】ゲート駆動回路は、並列接続された第1及び第2の半導体スイッチング素子11,12のスイッチング動作を制御するための主ゲート信号の入力部20と、主ゲート信号に基づいて、第1及び第2の半導体スイッチング素子11,1を駆動させる駆動部31,32と、第1の半導体スイッチング素子11の第1のソース抵抗51、第2の半導体スイッチング素子12の第2のソース抵抗52と、第1のソース抵抗51の両端電圧を検出する第1の電圧センサ41、第2のソース抵抗52の両端電圧を検出する第2の電圧センサ42と、第1及び第2の電圧センサ41,42によるそれぞれの検出結果に基づいて、第1及び第2の半導体スイッチング素子11、12のスイッチング動作のタイミングを補正する補正部21,22とを備える。
【選択図】図1
特許請求の範囲【請求項１】
並列接続された第１及び第２の半導体スイッチング素子を同時に導通状態／非導通状態にするスイッチング動作を制御するための主ゲート信号を入力する入力部と、
前記第１及び第２の半導体スイッチング素子それぞれのゲート端子、ソース端子に接続され、前記主ゲート信号に基づいて、前記第１及び第２の半導体スイッチング素子それぞれのゲート端子に印加するゲート電圧を変化させる駆動部と、
前記第１の半導体スイッチング素子のソース端子と前記駆動部との間に直列接続される第１のソース抵抗、及び前記第２の半導体スイッチング素子のソース端子と前記駆動部との間に直列接続される第２のソース抵抗と、
前記第１のソース抵抗の両端電圧を検出する第１の電圧センサ、前記第２のソース抵抗の両端電圧を検出する第２の電圧センサと、
前記第１及び第２の電圧センサによるそれぞれの検出結果に基づいて、前記第１及び第２の半導体スイッチング素子それぞれのスイッチング動作のタイミングを補正する補正部と
を備えるゲート駆動回路。
続きを表示（約 1,700 文字）【請求項２】
前記補正部は、
前記第１の半導体スイッチング素子のゲート端子に接続され、前記第１の電圧センサによる検出結果に基づいて、前記第１の半導体スイッチング素子のスイッチング動作のタイミングを補正する第１のゲート信号補正部と、
前記第２の半導体スイッチング素子のゲート端子に接続され、前記第２の電圧センサによる検出結果に基づいて、前記第２の半導体スイッチング素子のスイッチング動作のタイミングを補正する第２のゲート信号補正部と
を備える、請求項１に記載のゲート駆動回路。
【請求項３】
前記駆動部は、前記主ゲート信号に基づいて、前記第１及び第２の半導体スイッチング素子それぞれのゲート端子に印加するゲート電圧を変化させるためのゲート駆動信号を生成し、
前記補正部は、前記第１及び第２の電圧センサによるそれぞれの検出結果に基づいて、前記駆動部から出力される前記ゲート駆動信号を前記ゲート端子に出力するタイミングを補正する
請求項１に記載のゲート駆動回路。
【請求項４】
前記駆動部は、
前記第１の半導体スイッチング素子のゲート端子、ソース端子に接続され、前記主ゲート信号に基づいて、前記第１の半導体スイッチング素子のゲート端子に印加するゲート電圧を変化させるためのゲート駆動信号を生成する第１の素子用駆動部と、
前記第２の半導体スイッチング素子のゲート端子、ソース端子に接続され、前記主ゲート信号に基づいて、前記第２の半導体スイッチング素子のゲート端子に印加するゲート電圧を変化させるためのゲート駆動信号を生成する第２の素子用駆動部と、を備え、
前記第１の素子用駆動部と前記第１のソース抵抗との接続点と、前記第２の素子用駆動部と前記第２のソース抵抗との接続点との接続点は接続され、
前記補正部は、
前記第１及び第２の電圧センサによるそれぞれの検出結果に基づいて、前記主ゲート信号を前記第１及び第２の素子用駆動部に出力するタイミングを補正する
請求項１に記載のゲート駆動回路。
【請求項５】
前記第１のソース抵抗の抵抗値は、前記駆動部の駆動に必要な抵抗値より小さく、
前記第２のソース抵抗の抵抗値は、前記駆動部の駆動に必要な抵抗値より小さい、請求項１に記載のゲート駆動回路。
【請求項６】
前記第１のソース抵抗の抵抗値は、前記第１の半導体スイッチング素子のゲート端子にゲート抵抗が直列接続されるとき、前記ゲート抵抗の抵抗値より小さく、
前記第１のソース抵抗の抵抗値は、前記第１の半導体スイッチング素子のゲート端子にゲート抵抗が直列接続されるとき、前記ゲート抵抗の抵抗値より小さい
請求項１に記載のゲート駆動回路。
【請求項７】
前記補正部は、前記第１及び第２の電圧センサのいずれか１つの電圧検出値と予め決められた電流バランス制御用閾値電圧とを比較し、電圧検出値が前記電流バランス制御用閾値電圧より大きい場合に、該当する半導体スイッチング素子と他の半導体スイッチング素子の主回路端子に流れた電流がアンバランスと判断し、該当する半導体スイッチング素子のスイッチング動作のタイミングを補正する、請求項１に記載のゲート駆動回路。
【請求項８】
前記補正部は、前記第１及び第２の電圧センサのいずれか１つの電圧検出値と予め決められた短絡検出用閾値電圧とを比較し、電圧検出値が前記短絡検出用閾値電圧より大きい場合に、該当する半導体スイッチング素子に短絡電流が流れたと判断し、短絡検出信号を出力する、請求項１に記載のゲート駆動回路。
【請求項９】
前記短絡検出用閾値電圧は、電流バランス制御用閾値電圧より大きい、請求項８に記載のゲート駆動回路。
【請求項１０】
請求項１から９のいずれか１項に記載のゲート駆動回路を搭載する電力変換装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、ゲート駆動回路、ゲート駆動回路を搭載する電力変換装置、及びゲート駆動方法に関する。
続きを表示（約 1,700 文字）【背景技術】
【０００２】
電気自動車や鉄道用の電力変換装置では、ＭＯＳＦＥＴ（Metal Oxide S emiconductor Field Effect Transistor）やＩＧＢＴ（Insulated Gate Bipolar Transistor）などの電圧駆動型パワー半導体素子がよく使われている。電力変換装置の電力容量を拡大し、適用範囲を広げるために、複数の半導体スイッチング素子を並列接続した電力変換装置の適用が従来から検討されている。
【０００３】
このような電力変換装置においては、並列接続された半導体スイッチング素子に流れる電流を均等化するために、半導体スイッチング素子間の配線インダクタンスを調整することが知られている（例えば、特許文献１）。
【先行技術文献】
【特許文献】
【０００４】
特開２００５－１７６５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、配線インダクタンスを調整しても、各半導体スイッチング素子のオン、オフタイミングにずれが生じた場合に、ずれが生じた半導体スイッチング素子に過大な電流が流れ、半導体スイッチング素子が破損する恐れがある。
【０００６】
本発明の目的は、並列接続された各半導体スイッチング素子のオン、オフタイミングのずれを防止することができるゲート駆動回路、電力変換装置、及びゲート駆動方法を提供することにある。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明の一態様によるゲート駆動回路は、並列接続された第１及び第２の半導体スイッチング素子を同時に導通状態／非導通状態にするスイッチング動作を制御するための主ゲート信号を入力する入力部と、前記第１及び第２の半導体スイッチング素子それぞれのゲート端子、ソース端子に接続され、前記主ゲート信号に基づいて、前記第１及び第２の半導体スイッチング素子それぞれのゲート端子に印加するゲート電圧を変化させる駆動部と、前記第１の半導体スイッチング素子のソース端子と前記駆動部との間に直列接続される第１のソース抵抗、及び前記第２の半導体スイッチング素子のソース端子と前記駆動部との間に直列接続される第２のソース抵抗と、前記第１のソース抵抗の両端電圧を検出する第１の電圧センサ、前記第２のソース抵抗の両端電圧を検出する第２の電圧センサと、前記第１及び第２の電圧センサによるそれぞれの検出結果に基づいて、前記第１及び第２の半導体スイッチング素子それぞれのスイッチング動作のタイミングを補正する補正部とを備える。
【０００８】
また、本発明の一態様による電力変換装置は、請求項１から９のいずれか１項に記載のゲート駆動回路を搭載する。
【０００９】
さらに、本発明の一態様によるゲート駆動方法は、並列接続された第１及び第２の半導体スイッチング素子を同時に導通状態／非導通状態にするスイッチング動作を制御するための主ゲート信号を入力する工程と、記憶した出力タイミングで前記主ゲート信号を補正する工程と、補正した前記主ゲート信号に基づいて、前記第１及び第２の半導体スイッチング素子それぞれのゲート端子に印加するゲート電圧を変化させる工程と、前記第１の半導体スイッチング素子のソース端子に直列接続されるソース抵抗の両端電圧を検出し、前記第２の半導体スイッチング素子のソース端子に直列接続されるソース抵抗の両端電圧を検出する工程と、ソース抵抗の両端電圧が閾値を超えるか否かを判断する工程と、前記閾値を超えない場合に、前記記憶した出力タイミングを更新しない工程と、
前記ソース抵抗の両端電圧が閾値を超える場合に、前記記憶した出力タイミングを更新する工程と、を具備する。
【発明の効果】
【００１０】
本発明の一態様によれば、並列接続された各半導体スイッチング素子のオン、オフタイミングのずれを防止することができる。
【図面の簡単な説明】
（【００１１】以降は省略されています）

関連特許