特許ウォッチ

公開番号2024166524
公報種別公開特許公報(A)
公開日2024-11-29
出願番号2023082676
出願日2023-05-19
発明の名称半導体装置
出願人富士電機株式会社
代理人個人,個人
主分類H01L 29/78 20060101AFI20241122BHJP(基本的電気素子)
要約【課題】温度検出部の周囲のスリップの発生を抑制することができる半導体装置を提供する。
【解決手段】半導体装置は、第1導電型のドリフト層10と、ドリフト層10の上面側に設けられた第2導電型のベース領域13と、ベース領域13の上面側に設けられた第1導電型の主領域14と、主領域14及びベース領域13に接するトレンチ17b～17d,17j～17lにゲート絶縁膜19を介して埋め込まれた第1ゲート電極20と、ドリフト層10の上面側に設けられた第2導電型のウェル領域11と、ウェル領域11の上面側に絶縁膜51を介して設けられた温度検出部4と、ウェル領域11に設けられ、少なくとも一部が温度検出部4の直下に位置するトレンチ18a～18eにゲート絶縁膜19を介して埋め込まれた第2ゲート電極20と、を備える。
【選択図】図3
特許請求の範囲【請求項１】
第１導電型のドリフト層と、
前記ドリフト層の上面側に設けられた第２導電型のベース領域と、
前記ベース領域の上面側に設けられた第１導電型の主領域と、
前記主領域及び前記ベース領域に接する第１トレンチにゲート絶縁膜を介して埋め込まれた第１ゲート電極と、
前記ドリフト層の上面側に設けられた第２導電型のウェル領域と、
前記ウェル領域の上面側に絶縁膜を介して設けられた温度検出部と、
前記ウェル領域に設けられ、少なくとも一部が前記温度検出部の直下に位置する第２トレンチにゲート絶縁膜を介して埋め込まれた第２ゲート電極と、
を備える半導体装置。
続きを表示（約 720 文字）【請求項２】
前記第１トレンチ及び前記第２トレンチのそれぞれは、平面視において、第１方向に延伸するストライプ部を有する
請求項１に記載の半導体装置。
【請求項３】
前記第１方向において、前記第１トレンチ及び前記第２トレンチのそれぞれの端部が互いに対向する
請求項２に記載の半導体装置。
【請求項４】
前記第１方向に直交する第２方向において、前記第１トレンチ及び前記第２トレンチのそれぞれのピッチが互いに同一である
請求項２に記載の半導体装置。
【請求項５】
前記第１トレンチ及び前記第２トレンチのそれぞれの幅が互いに同一である
請求項１又は２に記載の半導体装置。
【請求項６】
前記第１方向において、前記第２トレンチが前記第１トレンチにより挟まれている
請求項２に記載の半導体装置。
【請求項７】
前記第１方向に直交する第２方向において、前記第２トレンチが前記第１トレンチにより挟まれている
請求項２に記載の半導体装置。
【請求項８】
前記第２ゲート電極はフローティング電位である
請求項１又は２に記載の半導体装置。
【請求項９】
前記第２ゲート電極は前記主領域と同電位である
請求項１又は２に記載の半導体装置。
【請求項１０】
前記ゲート電極に電気的に接続されるゲートパッドを更に備え、
前記ゲートパッドの直下に第３トレンチが設けられている
請求項１又は２に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置に関する。
続きを表示（約 2,100 文字）【背景技術】
【０００２】
特許文献１には、半導体装置のＩＧＢＴ領域に感温素子が配置され、感温素子の下側にトレンチゲート構造が設けられた構成が開示されている。
【先行技術文献】
【特許文献】
【０００３】
特開２００８－２３５４０５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ダイオード等の温度検出部が設けられた半導体装置では、半導体装置の製造工程における熱処理の際に、温度検出部の周囲にスリップが発生する場合がある。スリップとは、結晶中のすべりにより形成される結晶欠陥である。スリップが発生すると、半導体装置の特性に影響を及ぼし、良品率が低下する。
【０００５】
本開示は、上記課題を鑑み、温度検出部の周囲のスリップの発生を抑制することができる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、本開示の一態様は、第１導電型のドリフト層と、ドリフト層の上面側に設けられた第２導電型のベース領域と、ベース領域の上面側に設けられた第１導電型の主領域と、主領域及びベース領域に接する第１トレンチにゲート絶縁膜を介して埋め込まれた第１ゲート電極と、ドリフト層の上面側に第１トレンチから離間して設けられた第２導電型のウェル領域と、ウェル領域の上面側に絶縁膜を介して設けられた温度検出部と、ウェル領域に設けられ、少なくとも一部が温度検出部の直下に位置する第２トレンチにゲート絶縁膜を介して埋め込まれた第２ゲート電極と、を備える半導体装置であることを要旨とする。
【発明の効果】
【０００７】
本開示によれば、温度検出部の周囲のスリップの発生を抑制することができる半導体装置を提供できる。
【図面の簡単な説明】
【０００８】
第１実施形態に係る半導体装置の一例を示す概略平面図である。
図１の領域Ａを拡大した概略平面図である。
図２のＡ－Ａ´線で切断した断面図である。
図２のＢ－Ｂ´線で切断した断面図である。
図２のＣ－Ｃ´線で切断した断面図である。
第１実施形態に係る半導体装置の製造方法の一例を説明するための概略断面図である。
第１実施形態に係る半導体装置の製造方法の一例を説明するための図６に引き続く概略断面図である。
第１実施形態に係る半導体装置の製造方法の一例を説明するための図７に引き続く概略断面図である。
第１実施形態に係る半導体装置の製造方法の一例を説明するための図８に引き続く概略断面図である。
第１実施形態に係る半導体装置の製造方法の一例を説明するための図９に引き続く概略断面図である。
第１実施形態に係る半導体装置の製造方法の一例を説明するための図１０に引き続く概略断面図である。
比較例に係る半導体装置を示す概略平面図である。
図１２のＡ－Ａ´線で切断した断面図である。
図１２のＣ－Ｃ´線で切断した断面図である。
第２実施形態に係る半導体装置の一例を示す概略平面図である。
図１５のＡ－Ａ´線で切断した断面図である。
第３実施形態に係る半導体装置の一例を示す概略平面図である。
図１７の領域Ａを拡大した概略平面図である。
図１８のＡ－Ａ´線で切断した断面図である。
第４実施形態に係る半導体装置の一例を示す概略平面図である。
第５実施形態に係る半導体装置の一例を示す概略平面図である。
【発明を実施するための形態】
【０００９】
以下、図面を参照して、本開示の第１～第５実施形態を説明する。図面の記載において、同一又は類似の部分には同一又は類似の符号を付し、重複する説明を省略する。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は実際のものとは異なる場合がある。また、図面相互間においても寸法の関係や比率が異なる部分が含まれ得る。また、以下に示す第１～第５実施形態は、本開示の技術的思想を具体化するための装置や方法を例示するものであって、本開示の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。
【００１０】
本明細書において、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）のエミッタ領域は、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）のソース領域として選択可能な「一方の主領域（第１主領域）」である。また、ＭＯＳ制御静電誘導サイリスタ（ＳＩサイリスタ）等のサイリスタにおいては、「一方の主領域」はカソード領域として選択可能である。ＩＧＢＴのコレクタ領域は、ＭＯＳＦＥＴにおいてはドレイン領域、ＳＩサイリスタにおいてはアノード領域として選択可能な半導体装置の「他方の主領域（第２主領域）」である。本明細書において単に「主領域」と言うときは、当業者の技術常識から妥当な第１主領域又は第２主領域のいずれかを意味する。
（【００１１】以降は省略されています）

関連特許