特許ウォッチ

公開番号2024162622
公報種別公開特許公報(A)
公開日2024-11-21
出願番号2023078328
出願日2023-05-11
発明の名称半導体装置
出願人富士電機株式会社
代理人弁理士法人扶桑国際特許事務所
主分類H01L 23/34 20060101AFI20241114BHJP(基本的電気素子)
要約【課題】熱抵抗を低減する。
【解決手段】半導体チップ15bは、おもて面15b5に発熱点P1を有し、放熱ベース板30は、下面32に、側面視で半導体チップ15a,15bの中間地点の直下に対応する放熱点P0を有する。この際、発熱点P1から放熱点P0に至る放熱経路HPが構成され、間隔dの下限値は、チップ幅Lxに対する放熱経路HPの熱抵抗が最小となる間隔に基づき設定される。半導体チップ15a,15bをこのように設定された間隔dを空けて絶縁回路基板11のおもて面に配置されると、熱抵抗が低減されて、半導体装置(対象装置2)の放熱性が向上する。
【選択図】図4
特許請求の範囲【請求項１】
上面と前記上面の反対側の下面とを有する基板と、
矩形状の第１おもて面と平面視で前記第１おもて面の四方のいずれかに設けられ、所定のチップ幅を有する第１側面とを備え、前記第１側面が第１方向を向いて前記基板の前記上面に接合される第１半導体チップと、
矩形状の第２おもて面と平面視で前記第２おもて面の四方のいずれかに設けられ、前記チップ幅を有する第２側面とを備え、前記第２側面が前記第１方向を向いて、前記第１半導体チップから前記第１方向に直交する第２方向に間隔を空けて前記基板の前記上面に接合される第２半導体チップと、
を含み、
前記第１半導体チップは、前記第１おもて面に発熱点を有し、
前記基板は、前記下面に、側面視で前記第１半導体チップ及び前記第２半導体チップの中間地点の直下に対応する放熱点を有し、
前記発熱点から前記放熱点に至る放熱経路が構成され、
前記間隔の下限値は、前記チップ幅に対する前記放熱経路の熱抵抗が最小となる第１間隔に基づき設定される、
半導体装置。
続きを表示（約 1,000 文字）【請求項２】
前記第１半導体チップ及び前記第２半導体チップは同種の素子を含み、
前記第１半導体チップの前記第１おもて面と前記第２半導体チップの前記第２おもて面とは、平面視で、同じ形状及び同じ面積であって、
前記第１半導体チップ及び前記第２半導体チップの厚さは等しい、
請求項１に記載の半導体装置。
【請求項３】
前記第１半導体チップ及び前記第２半導体チップに含まれる前記素子は、絶縁ゲートバイポーラトランジスタ、または、絶縁ゲート電界効果トランジスタである、
請求項２に記載の半導体装置。
【請求項４】
側面視で、前記基板の前記下面から前記第１半導体チップの前記第１おもて面までの積層厚さが構成され、
前記間隔の上限値は、前記第１間隔と前記積層厚さの２倍となる第２間隔とに基づき設定される、
請求項１に記載の半導体装置。
【請求項５】
前記熱抵抗は、前記発熱点の温度と前記放熱点の温度との差に基づき算出され、
前記第１間隔は、前記チップ幅ごとの前記間隔に対して前記放熱経路の前記熱抵抗が最小となる最小熱抵抗と、それぞれの前記チップ幅とから算出される近似曲線から得られる、
請求項１に記載の半導体装置。
【請求項６】
前記基板は、放熱板と前記放熱板のおもて面に第１接合部材を介して設けられた絶縁基板とを含み、
前記第１半導体チップ及び前記第２半導体チップは前記基板の前記上面である前記絶縁基板のおもて面に第２接合部材を介して接合されている、
請求項１に記載の半導体装置。
【請求項７】
前記第１接合部材及び前記第２接合部材は、はんだを主成分とする、
請求項６に記載の半導体装置。
【請求項８】
前記絶縁基板は、絶縁板と前記絶縁板の裏面に形成された金属板と前記絶縁板のおもて面に形成された導電板と、を含む、
請求項６に記載の半導体装置。
【請求項９】
前記第１半導体チップ及び前記第２半導体チップは、同一の前記導電板のおもて面に接合される、
請求項８に記載の半導体装置。
【請求項１０】
前記絶縁板は、セラミックスまたは樹脂を主成分として構成されている、
請求項８に記載の半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体装置に関する。
続きを表示（約 1,600 文字）【背景技術】
【０００２】
半導体装置は、ベース板、樹脂層、回路パターンが順に積層された絶縁回路基板と回路パターン上に接合された半導体チップとを含んでいる。半導体チップは、回路パターンの外周端部から側端部が所定の距離以上、内側に配置されている。これにより半導体チップによる回路パターンの熱拡散部が干渉されず、半導体チップに対する回路パターンの放熱性の低下が抑制される（例えば、特許文献１を参照）。
【０００３】
また、半導体チップを複数個並列に接続するときに、半導体チップ相互間の距離を、半導体チップとヒートシンクとの間よりも短くし、また、半導体チップとヒートシンクを付けた支持体との間に過度熱インピーダンス低減材、過度熱インピーダンス増大材を介在させる。これにより、半導体チップ相互間の過度熱インピーダンスが半導体チップとヒートシンクとの間の過渡熱インピーダンスよりも小さくなる（例えば、特許文献２を参照）。
【０００４】
また、半導体チップを複数個並列に接続するときに、スイッチング素子を含む半導体チップを千鳥状に配置し、それらの間にダイオード素子を含む半導体チップを配置する。これにより、半導体チップの発熱を効率良く拡散させることができる（例えば、特許文献３を参照）。
【０００５】
また、金属ベースは、厚さの薄い天板部と当該天板部より厚い外周部とを当該天板部の裏面に設けられた放熱フィンとを含んでいる。このような金属ベースの天板部上に絶縁基板を介して複数の半導体チップが配置される。このような金属ベースにより、良好な放熱性により熱抵抗を低減でき、複数の半導体チップ間の熱干渉を抑制することができる（例えば、特許文献４を参照）。
【０００６】
また、パワー半導体から発生する熱流は、通常、斜め４５°の角度で拡散し広がる性質がある（例えば、特許文献５を参照）。
【先行技術文献】
【特許文献】
【０００７】
国際公開第２０２２／０４４５４１号
特開２００３－２４３６４８号公報
特開２００２－３６８１９２号公報
国際公開第２０１３／１４１１５４号
特開２００６－３１９１４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明は、熱抵抗が低減された半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の一観点によれば、上面と前記上面の反対側の下面とを有する基板と、矩形状の第１おもて面と平面視で前記第１おもて面の四方のいずれかに設けられ、所定のチップ幅を有する第１側面とを備え、前記第１側面が第１方向を向いて前記基板の前記上面に接合される第１半導体チップと、矩形状の第２おもて面と平面視で前記第２おもて面の四方のいずれかに設けられ、前記チップ幅を有する第２側面とを備え、前記第２側面が前記第１方向を向いて、前記第１半導体チップから前記第１方向に直交する第２方向に間隔を空けて前記基板の前記上面に接合される第２半導体チップと、を含み、前記第１半導体チップは、前記第１おもて面に発熱点を有し、前記基板は、前記下面に、側面視で前記第１半導体チップ及び前記第２半導体チップの中間地点の直下に対応する放熱点を有し、前記発熱点から前記放熱点に至る放熱経路が構成され、前記間隔の下限値は、前記チップ幅に対する前記放熱経路の熱抵抗が最小となる第１間隔に基づき設定される、半導体装置が提供される。
【００１０】
また、前記第１半導体チップ及び前記第２半導体チップは同種の素子を含み、前記第１半導体チップの前記第１おもて面と前記第２半導体チップの前記第２おもて面とは、平面視で、同じ形状及び同じ面積であって、前記第１半導体チップ及び前記第２半導体チップの厚さは等しくてよい。
（【００１１】以降は省略されています）

関連特許