TOP特許意匠商標
特許ウォッチ Twitter
公開番号2024162666
公報種別公開特許公報(A)
公開日2024-11-21
出願番号2023078406
出願日2023-05-11
発明の名称集積回路
出願人富士電機株式会社
代理人弁理士法人一色国際特許事務所
主分類G01L 9/00 20060101AFI20241114BHJP(測定;試験)
要約【課題】 ホイートストンブリッジの出力電圧の精度の悪化を抑制できる集積回路を提供する。
【解決手段】
集積回路は、ホイートストンブリッジと、バイアス電圧回路と、を備える集積回路であって、前記ホイートストンブリッジは、所定電圧が生じる高電位側の第1ノード及び第2ノードの間に接続された第1抵抗と、前記第2ノード及び低電位側の第3ノードの間に接続された第2抵抗と、前記第1ノード及び第4ノードの間に接続された第3抵抗と、前記第4ノード及び前記第3ノードの間に接続された第4抵抗と、を含み、前記バイアス電圧回路は、一端が前記第3ノードに接続された第5抵抗と、前記第5抵抗の他端が接続される反転入力端子と、前記所定電圧より低い基準電圧が印加される非反転入力端子と、前記第3ノードに接続される出力端子と、を有する第1演算増幅回路と、を含む集積回路。
【選択図】図3
特許請求の範囲【請求項1】
ホイートストンブリッジと、バイアス電圧回路と、を備える集積回路であって、
前記ホイートストンブリッジは、
所定電圧が生じる高電位側の第1ノード及び第2ノードの間に接続された第1抵抗と、前記第2ノード及び低電位側の第3ノードの間に接続された第2抵抗と、前記第1ノード及び第4ノードの間に接続された第3抵抗と、前記第4ノード及び前記第3ノードの間に接続された第4抵抗と、を含み、
前記バイアス電圧回路は、
一端が前記第3ノードに接続された第5抵抗と、
前記第5抵抗の他端が接続される反転入力端子と、前記所定電圧より低い基準電圧が印加される非反転入力端子と、前記第3ノードに接続される出力端子と、を有する第1演算増幅回路と、
を含む集積回路。
続きを表示(約 750 文字)【請求項2】
請求項1に記載の集積回路であって、
前記第1抵抗、前記第2抵抗、前記第3抵抗、及び前記第4抵抗の種類と、前記第5抵抗の種類とは同じである、
集積回路。
【請求項3】
請求項2に記載の集積回路であって、
前記第1抵抗、前記第2抵抗、前記第3抵抗、及び前記第4抵抗のそれぞれの抵抗値と、前記第5抵抗の抵抗値とは等しい、
集積回路。
【請求項4】
請求項1から3のうちの何れか一項に記載の集積回路であって、
前記バイアス電圧回路は、
前記所定電圧が印加された非反転入力端子と、前記第1ノードに接続された反転入力端子と、前記第3ノードに接続された出力端子とを、有する第2演算増幅回路、
を備える集積回路。
【請求項5】
請求項4に記載の集積回路であって、
前記バイアス電圧回路は、
一端に電源電圧が印加され、他端が前記第1ノードに接続された第6抵抗、
を備える集積回路。
【請求項6】
請求項5に記載の集積回路であって、
前記第1抵抗、前記第2抵抗、前記第3抵抗、及び前記第4抵抗の種類は、前記第6抵抗の種類と同じである、
集積回路。
【請求項7】
請求項5に記載の集積回路であって、
前記バイアス電圧回路は、
前記第6抵抗に流れる電流のうち一部の電流が流れるバイアス電流回路、
を備える集積回路。
【請求項8】
請求項1に記載の集積回路であって、
前記バイアス電圧回路は、
前記基準電圧のレベルを調整して出力する基準電圧回路、
を備える集積回路。

発明の詳細な説明【技術分野】
【0001】
本発明は、集積回路に関する。
続きを表示(約 1,500 文字)【背景技術】
【0002】
集積回路として、4つのゲージ抵抗を含むホイートストンブリッジを用い、圧力を検出する回路がある(例えば、特許文献1~3)。
【先行技術文献】
【特許文献】
【0003】
特許第3584803号公報
特許第2797880号公報
特開平6-148015号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
ところで、ホイートストンブリッジを含む集積回路を長期間使用すると、ゲージ抵抗の抵抗値の変動等により、圧力を検出する感度が変動し、ホイートストンブリッジの出力電圧の精度が悪くなることがある。
【0005】
本発明は、上記のような従来の問題に鑑みてなされたものであって、ホイートストンブリッジの出力電圧の精度の悪化を抑制できる集積回路を提供することを目的とする。
【課題を解決するための手段】
【0006】
前述した課題を解決する本発明の態様は、ホイートストンブリッジと、バイアス電圧回路と、を備える集積回路であって、前記ホイートストンブリッジは、所定電圧が生じる高電位側の第1ノード及び第2ノードの間に接続された第1抵抗と、前記第2ノード及び低電位側の第3ノードの間に接続された第2抵抗と、前記第1ノード及び第4ノードの間に接続された第3抵抗と、前記第4ノード及び前記第3ノードの間に接続された第4抵抗と、を含み、前記バイアス電圧回路は、一端が前記第3ノードに接続された第5抵抗と、前記第5抵抗の他端が接続される反転入力端子と、前記所定電圧より低い基準電圧が印加される非反転入力端子と、前記第3ノードに接続される出力端子と、を有する第1演算増幅回路と、を含む。
【発明の効果】
【0007】
本発明によれば、ホイートストンブリッジの出力電圧の精度の悪化を抑制できる集積回路を提供することができる。
【図面の簡単な説明】
【0008】
一般的なホイートストンブリッジ11を含む回路300の一例を示す図である。
一般的なホイートストンブリッジ11を含む回路310の一例を示す図である。
集積回路10の一例を示す図である。
ホイートストンブリッジ11の構造の一例を示す図である。
抵抗33の構造の一例を示す図である。
基準電圧回路35の一例を示す図である。
【発明を実施するための形態】
【0009】
本明細書及び添付図面の記載により、少なくとも以下の事項が明らかとなる。以下、図面を参照しながら本発明の好適な実施の形態を説明する。各図面に示される同一又は同等の構成要素、部材等には同一の符号を付し、適宜重複した説明は省略する。
【0010】
=====一般的なホイートストンブリッジ11を含む回路300の一例=====
図1は、一般的なホイートストンブリッジ11を含む回路300の一例を示す図である。回路300は、ホイートストンブリッジ11、抵抗30を含んで構成される。ホイートストンブリッジ11は、抵抗20~23を含んで構成される。具体的には、ホイートストンブリッジ11は、高電位側のノードNa及びノードNbの間に接続された抵抗20と、ノードNb及び低電位側のノードNcの間に接続された抵抗21と、ノードNa及びノードNdの間に接続された抵抗22と、ノードNd及びノードNcの間に接続された抵抗23と、を含む。ここで、ノードNb,Ndは、差電圧Vdiffを出力するためのノードであり、ノードNcは接地される。
(【0011】以降は省略されています)

この特許をJ-PlatPatで参照する
Flag Counter

関連特許