特許ウォッチ

公開番号2024165266
公報種別公開特許公報(A)
公開日2024-11-28
出願番号2023081306
出願日2023-05-17
発明の名称試験方法
出願人富士電機株式会社
代理人弁理士法人RYUKA国際特許事務所
主分類G01R 31/26 20200101AFI20241121BHJP(測定;試験)
要約【課題】被試験トランジスタ素子を精度よく試験する。
【解決手段】被試験トランジスタ素子を試験する試験方法であって、高圧側配線および低圧側配線の間において、前記被試験トランジスタ素子と試験用トランジスタ素子とを直列に配置し、前記試験用トランジスタ素子に印加するゲート電圧を、前記被試験トランジスタ素子に印加するゲート電圧よりも高くする試験方法を提供する。前記試験用トランジスタ素子に印加する前記ゲート電圧と、前記被試験トランジスタ素子に印加する前記ゲート電圧との差は5.0V以下であってよい。
【選択図】図1
特許請求の範囲【請求項１】
被試験トランジスタ素子を試験する試験方法であって、
高圧側配線および低圧側配線の間において、前記被試験トランジスタ素子と試験用トランジスタ素子とを直列に配置し、
前記試験用トランジスタ素子に印加するゲート電圧を、前記被試験トランジスタ素子に印加するゲート電圧よりも高くする
試験方法。
続きを表示（約 960 文字）【請求項２】
前記試験用トランジスタ素子を、前記被試験トランジスタ素子と前記高圧側配線との間に配置する
請求項１に記載の試験方法。
【請求項３】
前記試験用トランジスタ素子に印加する前記ゲート電圧と、前記被試験トランジスタ素子に印加する前記ゲート電圧との差は５．０Ｖ以下である
請求項１に記載の試験方法。
【請求項４】
試験仕様で定まる試験電流が前記被試験トランジスタ素子に流れるように、前記被試験トランジスタ素子の前記ゲート電圧と、前記試験用トランジスタ素子の前記ゲート電圧を制御する
請求項１から３のいずれか一項に記載の試験方法。
【請求項５】
前記試験用トランジスタ素子の前記ゲート電圧をより高くした場合に、前記被試験トランジスタ素子の前記ゲート電圧をより低くする
請求項４に記載の試験方法。
【請求項６】
試験仕様で定まる試験電流が前記被試験トランジスタ素子に流れるように、前記試験用トランジスタ素子の前記ゲート電圧と、前記高圧側配線に印加する電源電圧とを制御する
請求項１から３のいずれか以降に記載の試験方法。
【請求項７】
前記試験用トランジスタ素子の前記ゲート電圧をより高くした場合に、前記電源電圧をより低くする
請求項６に記載の試験方法。
【請求項８】
試験仕様で定まるエネルギーが前記被試験トランジスタ素子に印加されるように、前記試験用トランジスタ素子の前記ゲート電圧と、前記被試験トランジスタ素子に試験電流を流す試験時間とを制御する
請求項１から３のいずれか一項に記載の試験方法。
【請求項９】
前記試験用トランジスタ素子の前記ゲート電圧をより高くした場合に、前記試験時間をより短くする
請求項８に記載の試験方法。
【請求項１０】
試験仕様で定まる試験電流が前記被試験トランジスタ素子に流れるように、前記試験用トランジスタ素子の前記ゲート電圧と、前記被試験トランジスタ素子を載置するステージの温度とを制御する
請求項１から３のいずれか一項に記載の試験方法。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体装置の試験方法に関する。
続きを表示（約 1,000 文字）【背景技術】
【０００２】
従来、ＩＧＢＴ等の半導体装置の特性試験を行う半導体試験回路が知られている（例えば、特許文献１参照）。
特許文献１国際公開第２０１８／０９２４５７号
【発明の概要】
【発明が解決しようとする課題】
【０００３】
半導体装置の試験においては、半導体装置を精度よく試験できることが好ましい。
【課題を解決するための手段】
【０００４】
上記課題を解決するために、本発明の一つの態様においては、被試験トランジスタ素子を試験する試験方法を提供する。上記試験方法において、高圧側配線および低圧側配線の間において、前記被試験トランジスタ素子と試験用トランジスタ素子とを直列に配置してよい。上記いずれかの試験方法において、前記試験用トランジスタ素子に印加するゲート電圧を、前記被試験トランジスタ素子に印加するゲート電圧よりも高くしてよい。
【０００５】
上記いずれかの試験方法において、前記試験用トランジスタ素子を、前記被試験トランジスタ素子と前記高圧側配線との間に配置してよい。
【０００６】
上記いずれかの試験方法において、前記試験用トランジスタ素子に印加する前記ゲート電圧と、前記被試験トランジスタ素子に印加する前記ゲート電圧との差は５．０Ｖ以下であってよい。
【０００７】
上記いずれかの試験方法において、試験仕様で定まる試験電流が前記被試験トランジスタ素子に流れるように、前記被試験トランジスタ素子の前記ゲート電圧と、前記試験用トランジスタ素子の前記ゲート電圧を制御してよい。
【０００８】
上記いずれかの試験方法において、前記試験用トランジスタ素子の前記ゲート電圧をより高くした場合に、前記被試験トランジスタ素子の前記ゲート電圧をより低くしてよい。
【０００９】
上記いずれかの試験方法において、試験仕様で定まる試験電流が前記被試験トランジスタ素子に流れるように、前記試験用トランジスタ素子の前記ゲート電圧と、前記高圧側配線に印加する電源電圧とを制御してよい。
【００１０】
上記いずれかの試験方法において、前記試験用トランジスタ素子の前記ゲート電圧をより高くした場合に、前記電源電圧をより低くしてよい。
（【００１１】以降は省略されています）

関連特許