特許ウォッチ

公開番号2024166618
公報種別公開特許公報(A)
公開日2024-11-29
出願番号2023082823
出願日2023-05-19
発明の名称半導体モジュール
出願人富士電機株式会社
代理人弁理士法人旺知国際特許事務所
主分類H01L 25/07 20060101AFI20241122BHJP(基本的電気素子)
要約【課題】複数のセンス端子に出現する電圧の波形の差異を抑制する半導体モジュールを提供する。
【解決手段】特定半導体ユニット4Aは、上アーム回路44Uから出力される主電流及び第1導電体パターンEP1が設けられた絶縁基板を備え、複数の半導体ユニットの列の一方の辺に配置された第1センス端子TS1及び他方の辺に配置された第2センス端子TS2を備える。第1センス端子TS1は、絶縁基板に設けられた第1センス用導電体パターンを含む第1配線経路ER1を介して、複数の半導体ユニットの何れか1つの半導体ユニットの第1半導体チップ42-1のエミッタと接続される。第2センス端子TS2は、第1導電体パターンEP1を介さず、第1導電体パターンEP1とは別に絶縁基板に設けられた第2センス用導電体パターンを含む第2配線経路ER2を介して、第1センス端子TS1が接続された第1半導体チップ42-1のエミッタと電気的に接続される。
【選択図】図3
特許請求の範囲【請求項１】
第１半導体チップを含む上アーム回路、及び、第２半導体チップを含む下アーム回路と、前記第１半導体チップから出力される主電流及び前記第２半導体チップに入力される主電流が流れる第１導電体パターンが設けられた絶縁基板とを備える複数の半導体ユニットを備え、前記複数の半導体ユニットが列状に並んだ半導体モジュールにおいて、
前記複数の半導体ユニットの列の一方の辺に配置された第１センス端子、及び、他方の辺に配置された第２センス端子を備え、
前記第１センス端子は、
前記絶縁基板に設けられた第１センス用導電体パターンを含む第１配線経路を介して、前記複数の半導体ユニットのいずれか１つの半導体ユニットの第１半導体チップのエミッタと電気的に接続され、
前記第２センス端子は、
前記第１導電体パターンを介さず、前記第１導電体パターンとは別に前記絶縁基板に設けられた第２センス用導電体パターンを含む第２配線経路を介して、前記第１センス端子が接続された前記第１半導体チップの前記エミッタと接続される
半導体モジュール。
続きを表示（約 310 文字）【請求項２】
前記第１センス用導電体パターン、及び前記第２センス用導電体パターンは、それぞれ、ボンディングワイヤによって前記第１半導体チップが備えるエミッタ電極部に接続される
請求項１に記載の半導体モジュール。
【請求項３】
前記第１センス用導電体パターンと前記第２センス用導電体パターンとは、互いに連続するパターンである、
請求項１に記載の半導体モジュール。
【請求項４】
前記第１センス端子が電気的に接続された前記第１半導体チップと、前記第２センス端子との間に、前記第１導電体パターンが配置される、
請求項１から３のいずれか１に記載の半導体モジュール。

発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体モジュールに関する。
続きを表示（約 1,800 文字）【背景技術】
【０００２】
半導体チップ、及び導電体パターンが設けられた絶縁基板を備える複数の半導体ユニットを備え、これらの半導体ユニットが列状に並べられた半導体モジュールが知られている（例えば、特許文献１、及び特許文献２）。
この種の半導体モジュールにおいて、複数の半導体ユニットが、それぞれ、第１半導体チップを有する上アーム回路と、第２半導体チップを有する下アーム回路とを含み、それぞれの半導体ユニットが電気的に並列に接続された構成を含むモジュールがあり、この構成を含む半導体モジュールは電力変換装置などに利用されている。
【０００３】
さらに、この構成を含む半導体モジュールにおいて、いずれか１つの半導体ユニットの第１半導体チップのエミッタに電気的に接続された第１センス端子、及び第２半導体チップのコレクタに電気的に接続された第２センス端子を備えたモジュールも実施されている。第１半導体チップのエミッタ、及び第２半導体チップのコレクタは互いに導通するため、第１センス端子、及び第２センス端子の電位も等しくなる。したがって、例えば半導体モジュールのスイッチング動作を評価する評価試験の際には、第１センス端子、及び第２センス端子のどちらを用いても同じ評価を行うことができる。
【０００４】
また、第１センス端子、及び第２センス端子が、それぞれ、互いに対向した辺に配置された構成の半導体モジュールも実施されている（例えば、非特許文献１参照）。この半導体モジュールによれば、装置等への組込状態に応じて、第１センス端子、及び第２センス端子を使い分けることができる。
【先行技術文献】
【特許文献】
【０００５】
国際公開第２０１９／２０２８６６号
国際公開第２０２２／１３０９５１号
【非特許文献】
【０００６】
富士電機株式会社、“2MBI1800XXF170-50”、[online]、[令和５年３月３１日検索]、インターネット<URL:https://americas.fujielectric.com/wp-content/uploads/2019/08/2MBI1800XXG170-50.pdf>
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、第１センス端子と第２センス端子とが、個々の半導体ユニットの並びを挟んで配置された構成の半導体モジュールにおいて、第１センス端子、及び第２センス端子のそれぞれに出現する電圧波形に差異が生じる場合がある。
【０００８】
本開示は、第１センス端子、及び第２センス端子に出現する電圧波形の差異を抑えることができる半導体モジュールを提供することを目的とする。
【課題を解決するための手段】
【０００９】
本開示の１つの態様に係る半導体モジュールは、第１半導体チップを含む上アーム回路、及び、第２半導体チップを含む下アーム回路と、前記第１半導体チップから出力される主電流及び前記第２半導体チップに入力される主電流が流れる第１導電体パターンが設けられた絶縁基板とを備える複数の半導体ユニットを備え、前記複数の半導体ユニットが列状に並んだ半導体モジュールにおいて、前記複数の半導体ユニットの列の一方の辺に配置された第１センス端子、及び、他方の辺に配置された第２センス端子を備え、前記第１センス端子は、前記絶縁基板に設けられた第１センス用導電体パターンを含む第１配線経路を介して、前記複数の半導体ユニットのいずれか１つの半導体ユニットの第１半導体チップのエミッタと接続され、前記第２センス端子は、前記第１導電体パターンを介さず、前記第１導電体パターンとは別に前記絶縁基板に設けられた第２センス用導電体パターンを含む第２配線経路を介して、前記第１センス端子が接続された前記第１半導体チップの前記エミッタと接続される。
【発明の効果】
【００１０】
本開示の1つの態様によれば、第１センス端子、及び第２センス端子に出現する電圧波形の差異を抑えることができる。
【図面の簡単な説明】
（【００１１】以降は省略されています）

関連特許