特許ウォッチ

公開番号2024169311
公報種別公開特許公報(A)
公開日2024-12-05
出願番号2024059490
出願日2024-04-02
発明の名称半導体装置、半導体モジュールおよび半導体装置の製造方法
出願人住友電気工業株式会社
代理人個人,個人
主分類H01L 21/60 20060101AFI20241128BHJP(基本的電気素子)
要約【課題】小型化できる半導体装置、半導体モジュールおよび半導体装置の製造方法を提供する。
【解決手段】半導体装置は、第1主面と、前記第1主面とは反対の第2主面とを備えた基板と、前記第1主面に設けられたゲートパッドおよびドレインパッドと、前記第2主面に設けられたソースパッドと、前記ゲートパッドの上に設けられた第1バンプと、前記ドレインパッドの上に設けられた第2バンプと、前記第1バンプおよび前記第2バンプの周囲に設けられた絶縁樹脂層と、を有し、前記第1バンプは、互いに積層された複数の第1スタッドバンプを有し、前記第2バンプは、互いに積層された複数の第2スタッドバンプを有する。
【選択図】図2
特許請求の範囲【請求項１】
第１主面と、前記第１主面とは反対の第２主面とを備えた基板と、
前記第１主面に設けられたゲートパッドおよびドレインパッドと、
前記第２主面に設けられたソースパッドと、
前記ゲートパッドの上に設けられた第１バンプと、
前記ドレインパッドの上に設けられた第２バンプと、
前記第１バンプおよび前記第２バンプの周囲に設けられた絶縁樹脂層と、
を有し、
前記第１バンプは、互いに積層された複数の第１スタッドバンプを有し、
前記第２バンプは、互いに積層された複数の第２スタッドバンプを有する、半導体装置。
続きを表示（約 950 文字）【請求項２】
前記第１バンプは、
前記ゲートパッドに接する第１面と、
前記第１面とは反対の第２面と、
を有し、
前記第２バンプは、
前記ドレインパッドに接する第３面と、
前記第３面とは反対の第４面と、
を有し、
前記絶縁樹脂層は、前記第２面および前記第４面に連なる第５面を有する、請求項１に記載の半導体装置。
【請求項３】
前記第２面、前記第４面および前記第５面は面一である、請求項２に記載の半導体装置。
【請求項４】
前記第２面に設けられた第１はんだボールと、
前記第４面に設けられた第２はんだボールと、
を有する、請求項２または請求項３に記載の半導体装置。
【請求項５】
前記第２面および前記第４面の算術平均粗さは、０．０３μｍ以上０．１０μｍ以下である、請求項２または請求項３に記載の半導体装置。
【請求項６】
前記ソースパッドに接合され、電気的に接続された金属板を有する、請求項１から請求項３のいずれか１項に記載の半導体装置。
【請求項７】
前記基板は、窒化物半導体層を含む、請求項１から請求項３のいずれか１項に記載の半導体装置。
【請求項８】
第３主面と、前記第３主面とは反対の第４主面とを備えた絶縁層と、
前記第３主面に設けられ、第１配線および第２配線を含む配線層と、
前記絶縁層内に設けられ、前記第１配線に接続された請求項１から請求項３のいずれか１項に記載の半導体装置と、
前記絶縁層内に設けられ、前記第２配線に接続された電子部品と、
を有し、
前記半導体装置は、前記ソースパッドに電気的に接続された導電材を有し、
前記導電材は、前記第４主面から露出している、半導体モジュール。
【請求項９】
前記基板の第１厚さは、前記電子部品の第２厚さよりも小さい、請求項８に記載の半導体モジュール。
【請求項１０】
前記導電材は、前記第４主面と面一の第６面を有する、請求項８に記載の半導体モジュール。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置、半導体モジュールおよび半導体装置の製造方法に関する。
続きを表示（約 2,200 文字）【背景技術】
【０００２】
従来、リードフレームにトランジスタの半導体チップが搭載された半導体装置が用いられている。この半導体装置では、トランジスタの電極がボンディングワイヤを用いてリードに接続され、モールド樹脂により封止されている。
【先行技術文献】
【特許文献】
【０００３】
特開２００６－１０８４０８号公報
実開平５－０４６０３１号公報
特開２００３－２７３１４８号公報
国際公開第２０１３／０４７５２０号
特開２０１６－１００４０８号公報
特開２００６－２１６７７０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
携帯電話通信の基地局等においては、１つのモジュールに多数のトランジスタが設けられる。このため、半導体装置の更なる小型化に対する要請が高まっている。
【０００５】
本開示は、小型化できる半導体装置、半導体モジュールおよび半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本開示の半導体装置は、第１主面と、前記第１主面とは反対の第２主面とを備えた基板と、前記第１主面に設けられたゲートパッドおよびドレインパッドと、前記第２主面に設けられたソースパッドと、前記ゲートパッドの上に設けられた第１バンプと、前記ドレインパッドの上に設けられた第２バンプと、前記第１バンプおよび前記第２バンプの周囲に設けられた絶縁樹脂層と、を有し、前記第１バンプは、互いに積層された複数の第１スタッドバンプを有し、前記第２バンプは、互いに積層された複数の第２スタッドバンプを有する。
【発明の効果】
【０００７】
本開示によれば、半導体装置を小型化できる。
【図面の簡単な説明】
【０００８】
図１は、第１実施形態に係る半導体装置におけるゲート電極、ソース電極およびドレイン電極のレイアウトを示す図である。
図２は、第１実施形態に係る半導体装置を示す断面図である。
図３は、第１実施形態に係る半導体装置の製造方法を示す断面図（その１）である。
図４は、第１実施形態に係る半導体装置の製造方法を示す断面図（その２）である。
図５は、第１実施形態に係る半導体装置の製造方法を示す断面図（その３）である。
図６は、第１実施形態に係る半導体装置の製造方法を示す断面図（その４）である。
図７は、第１実施形態に係る半導体装置の製造方法を示す断面図（その５）である。
図８は、第１実施形態に係る半導体装置の製造方法を示す断面図（その６）である。
図９は、第１実施形態に係る半導体装置の使用例を示す断面図である。
図１０は、第２実施形態に係る半導体装置を示す断面図である。
図１１は、第２実施形態に係る半導体装置の製造方法を示す断面図（その１）である。
図１２は、第２実施形態に係る半導体装置の製造方法を示す断面図（その２）である。
図１３は、第２実施形態に係る半導体装置の製造方法を示す断面図（その３）である。
図１４は、第２実施形態に係る半導体装置の製造方法を示す断面図（その４）である。
図１５は、第２実施形態に係る半導体装置の製造方法を示す断面図（その５）である。
図１６は、第２実施形態に係る半導体装置の製造方法を示す断面図（その６）である。
図１７は、第２実施形態に係る半導体装置の製造方法を示す断面図（その７）である。
図１８は、第３実施形態に係る半導体モジュールを示す断面図である。
図１９は、第３実施形態に係る半導体モジュールの製造方法を示す断面図（その１）である。
図２０は、第３実施形態に係る半導体モジュールの製造方法を示す断面図（その２）である。
図２１は、第３実施形態に係る半導体モジュールの製造方法を示す断面図（その３）である。
図２２は、第３実施形態に係る半導体モジュールの製造方法を示す断面図（その４）である。
図２３は、第３実施形態に係る半導体モジュールの製造方法を示す断面図（その４）である。
図２４は、第４実施形態に係る半導体モジュールを示す断面図である。
【発明を実施するための形態】
【０００９】
［本開示の実施形態の説明］
最初に本開示の実施態様を列記して説明する。
【００１０】
〔１〕本開示の一態様に係る半導体装置は、第１主面と、前記第１主面とは反対の第２主面とを備えた基板と、前記第１主面に設けられたゲートパッドおよびドレインパッドと、前記第２主面に設けられたソースパッドと、前記ゲートパッドの上に設けられた第１バンプと、前記ドレインパッドの上に設けられた第２バンプと、前記第１バンプおよび前記第２バンプの周囲に設けられた絶縁樹脂層と、を有し、前記第１バンプは、互いに積層された複数の第１スタッドバンプを有し、前記第２バンプは、互いに積層された複数の第２スタッドバンプを有する。
（【００１１】以降は省略されています）

関連特許