特許ウォッチ

公開番号2024166344
公報種別公開特許公報(A)
公開日2024-11-28
出願番号2024160661,2023092052
出願日2024-09-18,2018-12-05
発明の名称メモリーカード
出願人キオクシア株式会社
代理人弁理士法人酒井国際特許事務所
主分類G06K 19/077 20060101AFI20241121BHJP(計算;計数)
要約【課題】通信インターフェースを高速化可能なメモリーカードを提供する。
【解決手段】一つの実施形態に係るメモリーカードは、筐体と、不揮発性メモリと、コントローラと、複数の端子とを備える。前記複数の端子は、複数の第1の端子と、複数の第2の端子と、複数の第3の端子とを有する。前記複数の第1の端子は、前記第1の端縁に近い位置で並べられる。前記複数の第3の端子は、前記第2の端縁に近い位置で並べられる。前記複数の第2の端子は、前記複数の第1の端子と前記複数の第3の端子との間で並べられる。前記複数の第1の端子は、差動データ信号に割り当てられ、複数の第1のグランド端子のうち二つの間に位置する、第1の信号端子を含む。前記複数の第2の端子は、第2のグランド端子を含む。前記複数の第3の端子は、差動クロック信号端子と、シングルエンド信号端子と、第1の電源端子と、第2の電源端子と、を含む。
【選択図】図13
特許請求の範囲【請求項１】
第１の面と、前記第１の面の反対側に位置する第２の面と、第１の方向に延びた第１の端縁と、前記第１の端縁の反対側に位置して前記第１の方向に延びた第２の端縁と、前記第１の方向と交差する第２の方向に延びた第１の側縁と、前記第１の端縁と前記第１の側縁との間の切欠きを形成する第１の角部と、を有する筐体と、
不揮発性メモリと、
前記不揮発性メモリを制御するコントローラと、
前記第１の面に設けられた複数の端子と、
を具備し、
前記複数の端子は、複数の第１の端子と、複数の第２の端子と、複数の第３の端子とを有し、
前記複数の第１の端子は、前記第２の端縁よりも前記第１の端縁に近い位置で互いに間隔を介して前記第１の方向に並べられ、
前記複数の第３の端子は、前記第１の端縁よりも前記第２の端縁に近い位置で互いに間隔を介して前記第１の方向に並べられ、
前記複数の第２の端子は、前記複数の第１の端子と前記複数の第３の端子との間で、互いに間隔を介して前記第１の方向に並べられ、
前記複数の第１の端子は、前記複数の第２の端子よりも、前記第１の端縁に近く、
前記複数の第１の端子は、ＰＣＩｅ規格に準拠する差動データ信号に割り当てられた少なくとも一対の第１の信号端子を含み、
前記複数の第１の端子は、グランドに割り当てられた複数の第１のグランド端子を含み、
前記一対の第１の信号端子はそれぞれ、前記複数の第１のグランド端子のうち二つの間に位置し、
前記複数の第２の端子は、グランドに割り当てられた複数の第２のグランド端子を含み、
前記複数の第３の端子は、前記差動データ信号よりも低い周波数の差動クロック信号に割り当てられた差動クロック信号端子と、シングルエンド信号に割り当てられたシングルエンド信号端子と、第１の電源が割り当てられた第１の電源端子と、電圧が前記第１の電源以下である第２の電源が割り当てられた少なくとも一つの第２の電源端子と、を含む、
メモリーカード。
続きを表示（約 1,000 文字）【請求項２】
前記複数の端子は、信号の伝送に用いられる複数の信号端子を含み、
前記複数の第１の端子及び前記複数の第２の端子に含まれる前記信号端子の数は、前記複数の第３の端子に含まれる前記信号端子の数よりも多い、
請求項１のメモリーカード。
【請求項３】
前記差動データ信号の複数のレーンに割り当てられた複数対の前記第１の信号端子は、
前記複数の第１の端子に含まれる、
請求項１のメモリーカード。
【請求項４】
前記シングルエンド信号端子は、ＰＣＩｅ規格のサイドバンド信号に割り当てられた複数のサイドバンド信号端子を含む、請求項１のメモリーカード。
【請求項５】
前記複数の第３の端子は、電圧が前記第２の電源以下である第３の電源が割り当てられた複数の第３の電源端子を含む、
請求項１のメモリーカード。
【請求項６】
前記第１の方向と前記第２の方向とは互いに直交し、
前記第１の方向における長さが１４±０．１ｍｍであり、
前記第２の方向における長さが１８±０．１ｍｍである、
請求項１のメモリーカード。
【請求項７】
前記筐体は、前記第１の側縁の反対側に位置して前記第２の方向に延びた第２の側縁と、前記第１の端縁と前記第２の側縁との間の第２の角部と、をさらに有し、
前記第１の角部の形状と、前記第２の角部の形状とが互いに異なる、
請求項１のメモリーカード。
【請求項８】
前記複数の第２の端子は、信号の伝送に用いられる複数の第２の信号端子を含み、
前記複数の第１の端子に含まれる前記少なくとも一つの第１の信号端子と、前記複数の第２の端子に含まれる前記複数の第２の信号端子とは、前記第１の方向における長さが互いに等しい、
請求項１のメモリーカード。
【請求項９】
前記筐体は、前記第１の端縁と前記第１の面との間で直線状に延びる傾斜部を有する、
請求項１のメモリーカード。
【請求項１０】
前記複数の第３の端子は、複数の前記第２の電源端子を有し、
複数の前記第２の電源端子のうち二つは、前記第１の方向に隣り合う、
請求項１のメモリーカード。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、メモリーカードに関する。
続きを表示（約 3,100 文字）【背景技術】
【０００２】
フラッシュメモリの記憶容量は、技術改良に伴い増大している。それに伴い、リムーバブルメモリーカードのような半導体記憶装置のデータ転送量が増大し、データ転送時間も増大している。
【先行技術文献】
【特許文献】
【０００３】
特開２００９－２５９２０７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
半導体記憶装置の通信インターフェースが高速化すれば、データ転送時間を短縮することができる。
【課題を解決するための手段】
【０００５】
一つの実施形態に係るメモリーカードは、筐体と、不揮発性メモリと、コントローラと、複数の端子とを備える。前記筐体は、第１の面と、前記第１の面の反対側に位置する第２の面と、第１の方向に延びた第１の端縁と、前記第１の端縁の反対側に位置して前記第１の方向に延びた第２の端縁と、前記第１の方向と交差する第２の方向に延びた第１の側縁と、前記第１の端縁と前記第１の側縁との間の切欠きを形成する第１の角部と、を有する。前記コントローラは、前記不揮発性メモリを制御する。前記複数の端子は、前記第１の面に設けられる。前記複数の端子は、複数の第１の端子と、複数の第２の端子と、複数の第３の端子とを有する。前記複数の第１の端子は、前記第２の端縁よりも前記第１の端縁に近い位置で互いに間隔を介して前記第１の方向に並べられる。前記複数の第３の端子は、前記第１の端縁よりも前記第２の端縁に近い位置で互いに間隔を介して前記第１の方向に並べられる。前記複数の第２の端子は、前記複数の第１の端子と前記複数の第３の端子との間で、互いに間隔を介して前記第１の方向に並べられる。前記複数の第１の端子は、前記複数の第２の端子よりも、前記第１の端縁に近い。前記複数の第１の端子は、ＰＣＩｅ規格に準拠する差動データ信号に割り当てられた少なくとも一対の第１の信号端子を含む。前記複数の第１の端子は、グランドに割り当てられた複数の第１のグランド端子を含む。前記一対の第１の信号端子はそれぞれ、前記複数の第１のグランド端子のうち二つの間に位置する。前記複数の第２の端子は、グランドに割り当てられた複数の第２のグランド端子を含む。前記複数の第３の端子は、前記差動データ信号よりも低い周波数の差動クロック信号に割り当てられた差動クロック信号端子と、シングルエンド信号に割り当てられたシングルエンド信号端子と、第１の電源が割り当てられた第１の電源端子と、電圧が前記第１の電源以下である第２の電源が割り当てられた少なくとも一つの第２の電源端子と、を含む。
【図面の簡単な説明】
【０００６】
図１は、第１の実施形態に係るメモリーカードを示す例示的な平面図である。
図２は、第１の実施形態のメモリーカードを示す例示的な側面図である。
図３は、第１の実施形態の複数の端子の信号割り当ての一例を示す例示的な表である。
図４は、第１の実施形態のメモリーカードの配線を模式的に示す例示的な平面図である。
図５は、第１の実施形態のメモリーカードの構成の第１の例を概略的に示す例示的なブロック図である。
図６は、第１の実施形態のメモリーカードの構成の第２の例を概略的に示す例示的なブロック図である。
図７は、第１の実施形態のメモリーカードの電源チェックシーケンスにおけるホスト機器の動作を示す例示的なフローチャートである。
図８は、第１の実施形態の電源仕様情報の一例を示す例示的な表である。
図９は、第１の実施形態のメモリーカードの電源チェックシーケンスにおける第１の例を示す例示的なタイミングチャートである。
図１０は、第１の実施形態のメモリーカードの電源チェックシーケンスにおける第２の例を示す例示的なタイミングチャートである。
図１１は、第１の実施形態のメモリーカードの電源チェックシーケンスにおける第３の例を示す例示的なタイミングチャートである。
図１２は、第２の実施形態に係るメモリーカードを示す例示的な平面図である。
図１３は、第３の実施形態に係るメモリーカードを示す例示的な平面図である。
図１４は、第３の実施形態のメモリーカードを示す例示的な側面図である。
図１５は、第３の実施形態の変形例に係るメモリーカードを示す例示的な平面図である。
図１６は、第３の実施形態の複数の端子の信号割り当ての一例を示す例示的な表である。
図１７は、第３の実施形態のメモリーカードの構成の第１の例を概略的に示す例示的なブロック図である。
図１８は、第３の実施形態のメモリーカードの構成の第２の例を概略的に示す例示的なブロック図である。
図１９は、第３の実施形態のメモリーカードの電源チェックシーケンスにおけるホスト機器の動作を示す例示的なフローチャートである。
図２０は、第３の実施形態の電源仕様情報の一例を示す例示的な表である。
図２１は、第３の実施形態のメモリーカードの電源チェックシーケンスにおける第１の例を示す例示的なタイミングチャートである。
図２２は、第３の実施形態のメモリーカードの電源チェックシーケンスにおける第２の例を示す例示的なタイミングチャートである。
図２３は、第３の実施形態のメモリーカードの電源チェックシーケンスにおける第３の例を示す例示的なタイミングチャートである。
図２４は、第３の実施形態のメモリーカードの電源チェックシーケンスにおける第４の例を示す例示的なタイミングチャートである。
図２５は、第３の実施形態のメモリーカードの温度チェックシーケンスにおけるカードコントローラの動作を示す例示的なフローチャートである。
図２６は、第４の実施形態に係るメモリーカードを示す例示的な平面図である。
【発明を実施するための形態】
【０００７】
（第１の実施形態）
以下に、第１の実施形態について、図１乃至図１１を参照して説明する。なお、本明細書において、実施形態に係る構成要素及び当該要素の説明について、複数の表現が記載されることがある。複数の表現がされた構成要素及び説明は、記載されていない他の表現がされても良い。さらに、複数の表現がされない構成要素及び説明も、記載されていない他の表現がされても良い。
【０００８】
図１は、第１の実施形態に係るメモリーカード１０を示す例示的な平面図である。図２は、第１の実施形態のメモリーカード１０を示す例示的な側面図である。メモリーカード１０は、半導体記憶装置の一例であり、例えば、リムーバブルメディア及びリムーバブルメモリーカードとも称され得る。
【０００９】
各図面に示されるように、本明細書において、Ｘ軸、Ｙ軸及びＺ軸が定義される。Ｘ軸とＹ軸とＺ軸とは、互いに直交する。Ｘ軸は、メモリーカード１０の幅に沿う。Ｙ軸は、メモリーカード１０の長さに沿う。Ｚ軸は、メモリーカード１０の厚さに沿う。
【００１０】
メモリーカード１０は、筐体１１と、基板１２と、フラッシュメモリ１３と、カードコントローラ１４と、保護シート１５とを有する。フラッシュメモリ１３は、メモリの一例である。カードコントローラ１４は、コントローラの一例である。
（【００１１】以降は省略されています）

関連特許