特許ウォッチ

公開番号2024160850
公報種別公開特許公報(A)
公開日2024-11-15
出願番号2023076310
出願日2023-05-02
発明の名称半導体装置および半導体装置の製造方法
出願人富士電機株式会社
代理人個人
主分類H01L 29/78 20060101AFI20241108BHJP(基本的電気素子)
要約【課題】半導体素子の表面電極抵抗を低減できる半導体装置および半導体装置の製造方法を提供する。
【解決手段】半導体装置70は、第1導電型の半導体基板1と、第1導電型のドリフト層2と、第2導電型のベース層5と、第1導電型のソース領域6と、ゲート絶縁膜7と、ゲート電極8と、層間絶縁膜9と、コンタクトホール16と、おもて面電極10と、を備える。おもて面電極10は、層間絶縁膜9上の下部電極10aと、下部電極10a上の上部電極10bとから構成され、上部電極10bは第1方向と垂直な第2方向に凹部19を有する。
【選択図】図1
特許請求の範囲【請求項１】
第１導電型の半導体基板と、
前記半導体基板の第１主面上に設けられた第１導電型のドリフト層と、
前記ドリフト層の表面層に設けられた第２導電型のベース層と、
前記ベース層の表面層に選択的に設けられた第１導電型のソース領域と、
前記ベース層および前記ソース領域の表面にゲート絶縁膜を介して設けられたゲート電極と、
前記ソース領域および前記ゲート電極を覆う層間絶縁膜と、
前記ソース領域の表面上の前記層間絶縁膜に設けられた、第１方向に長手方向をもつコンタクトホールと、
前記層間絶縁膜上に設けられたおもて面電極と、
を備え、
前記おもて面電極は、前記層間絶縁膜上の下部電極と、前記下部電極上の上部電極とから構成され、前記上部電極は前記第１方向と垂直な第２方向に延在する凹部を有することを特徴とする半導体装置。
続きを表示（約 730 文字）【請求項２】
前記上部電極は、前記第２方向に長手方向をもつストライプ状であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記コンタクトホールは、前記第１方向に長手方向をもつストライプ状であることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記おもて面電極と接続される導電性のワイヤをさらに備え、
前記ワイヤの接続方向は、前記第１方向であることを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記凹部の短辺方向の幅が、前記ワイヤの径よりも小さいことを特徴とする請求項４に記載の半導体装置。
【請求項６】
前記下部電極の、前記上部電極と接する面は、前記層間絶縁膜の表面よりも平坦であることを特徴とする請求項１に記載の半導体装置。
【請求項７】
前記下部電極は、Ａｌ－ＳｉまたはＡｌ－Ｓｉ－Ｃｕ、Ａｌ－Ｃｕで形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項８】
前記上部電極は、Ａｌ、Ａｌ－ＳｉまたはＡｌ－Ｓｉ－Ｃｕ、Ａｌ－Ｃｕ、Ａｌ、Ｃｕで形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項９】
前記凹部は、前記上部電極の、前記下部電極と接する面に設けられており、
前記凹部は、絶縁膜で埋められていることを特徴とする請求項１に記載の半導体装置。
【請求項１０】
前記絶縁膜上の前記上部電極の厚さは、隣り合う前記絶縁膜間の距離の０．５倍以上５倍以下であることを特徴とする請求項９に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
この発明は、半導体装置および半導体装置の製造方法に関する。
続きを表示（約 1,300 文字）【背景技術】
【０００２】
従来、電極層の特定部分に応力が集中して亀裂が生じることを抑制するため、複数の凹部を電極層に形成した半導体装置が公知である（例えば、下記特許文献１参照）。また、リードとの接着強度を増加させるため、ソース電極の凹部にＳＯＧ膜を埋め込み、電極表面を平坦化した半導体装置が公知である（例えば、下記特許文献２参照）。
【先行技術文献】
【特許文献】
【０００３】
特開２００９－２６６９３５号公報
特開２００３－１０１０２４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来の半導体装置では、半導体素子自体のオン抵抗は微細化等により低下しているが、半導体素子の表面電極抵抗が無視できなくなっているという課題があった。この発明は、半導体素子の表面電極抵抗を低減できる半導体装置および半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、次の特徴を有する。半導体装置は、第１導電型の半導体基板と、前記半導体基板の第１主面上に設けられた第１導電型のドリフト層と、前記ドリフト層の表面層に設けられた第２導電型のベース層と、前記ベース層の表面層に選択的に設けられた第１導電型のソース領域と、前記ベース層および前記ソース領域の表面にゲート絶縁膜を介して設けられたゲート電極と、前記ソース領域および前記ゲート電極を覆う層間絶縁膜と、前記ソース領域の表面上の前記層間絶縁膜に設けられた、第１方向に長手方向をもつコンタクトホールと、前記層間絶縁膜上に設けられたおもて面電極と、を備える。前記おもて面電極は、前記層間絶縁膜上の下部電極と、前記下部電極上の上部電極とから構成され、前記上部電極は前記第１方向と垂直な第２方向に延在する凹部を有する。
【０００６】
また、この発明にかかる半導体装置は、上述した発明において、前記上部電極は、前記第２方向に長手方向をもつストライプ状であることを特徴とする。
【０００７】
また、この発明にかかる半導体装置は、上述した発明において、前記コンタクトホールは、前記第１方向に長手方向をもつストライプ状であることを特徴とする。
【０００８】
また、この発明にかかる半導体装置は、上述した発明において、前記おもて面電極と接続される導電性のワイヤをさらに備え、前記ワイヤの接続方向は、前記第１方向であることを特徴とする。
【０００９】
また、この発明にかかる半導体装置は、上述した発明において、前記凹部の短辺方向の幅が、前記ワイヤの径よりも小さいことを特徴とする。
【００１０】
また、この発明にかかる半導体装置は、上述した発明において、前記下部電極の、前記上部電極と接する面は、前記層間絶縁膜の表面よりも平坦であることを特徴とする。
（【００１１】以降は省略されています）

関連特許