特許ウォッチ

公開番号2024151397
公報種別公開特許公報(A)
公開日2024-10-25
出願番号2023064612
出願日2023-04-12
発明の名称プロセッサシステム
出願人富士電機株式会社
代理人インフォート弁理士法人,個人,個人,個人,個人
主分類G06F 8/65 20180101AFI20241018BHJP(計算;計数)
要約【課題】複数のプロセッサを備えるプロセッサシステムにおいて、ファームウェアの検証に際して、検証対象プロセッサ以外のプロセッサの演算リソースの消費を削減する。
【解決手段】複数のプロセッサおよびそれら複数のプロセッサの通信を制御するマスタプロセッサを備えるプロセッサシステムは、疑似データ書込み部および検証部をさらに備える。疑似データ書込み部は、複数のプロセッサのうちの第1のプロセッサのファームウェア格納領域にファームウェアを書き込む際、または、ファームウェア格納領域に格納されているファームウェアを更新する際に、ファームウェア格納領域の空き領域に疑似データを書き込む。検証部は、第1のプロセッサにおいてファームウェア格納領域全体に対する所定の演算により検証用チェックコードが算出されたときに、検証用チェックコードに基づいて、ファームウェア格納領域に書き込まれているファームウェアを検証する。
【選択図】図7
特許請求の範囲【請求項１】
複数のプロセッサおよび前記複数のプロセッサの通信を制御するマスタプロセッサを備えるプロセッサシステムであって、
前記複数のプロセッサのうちの第１のプロセッサのファームウェア格納領域にファームウェアを書き込む際、または、前記ファームウェア格納領域に格納されているファームウェアを更新する際に、前記ファームウェア格納領域の空き領域に疑似データを書き込む疑似データ書込み部と、
前記第１のプロセッサにおいて前記ファームウェア格納領域全体に対する所定の演算により検証用チェックコードが算出されたときに、前記検証用チェックコードに基づいて、前記ファームウェア格納領域に書き込まれているファームウェアを検証する検証部と、
を備えるプロセッサシステム。
続きを表示（約 870 文字）【請求項２】
前記第１のプロセッサのファームウェア格納領域にファームウェアを書き込む際、または、前記ファームウェア格納領域に格納されているファームウェアを更新する際に、
前記検証部は、前記第１のプロセッサに検証用データを与えると共に、前記第１のプロセッサに対して設けられている所定の保存領域に前記検証用データを保存し、
前記検証部は、前記第１のプロセッサにおいて前記検証用データを利用して前記ファームウェア格納領域全体に対する前記所定の演算を実行することで算出される参照用チェックコードを、前記保存領域に保存し、
前記第１のプロセッサのファームウェア格納領域に書き込まれているファームウェアを検証する際に、
前記検証部は、前記保存領域から前記検証用データを取得して前記第１のプロセッサに与え、
前記第１のプロセッサにおいて前記検証用データを利用して前記ファームウェア格納領域全体に対する前記所定の演算を実行することで前記検証用チェックコードが算出されたときに、前記検証部は、前記保存領域に保存されている前記参照用チェックコードと前記検証用チェックコードとを比較することで、前記第１のプロセッサのファームウェア格納領域に書き込まれているファームウェアを検証する
ことを特徴とする請求項１に記載のプロセッサシステム。
【請求項３】
前記マスタプロセッサは、前記第１のプロセッサから前記保存領域へのアクセスを禁止する
ことを特徴とする請求項２に記載のプロセッサシステム。
【請求項４】
前記疑似データ書込み部および前記検証部は、前記マスタプロセッサに実装される
ことを特徴とする請求項１に記載のプロセッサシステム。
【請求項５】
前記疑似データ書込み部および前記検証部は、前記複数のプロセッサのうちの前記第１のプロセッサとは異なる第２のプロセッサに実装される
ことを特徴とする請求項１に記載のプロセッサシステム。

発明の詳細な説明【技術分野】
【０００１】
本発明は、各プロセッサにファームウェアが実装されるプロセッサシステムに係わる。
続きを表示（約 2,100 文字）【背景技術】
【０００２】
複数のプロセッサが連携して処理を実行するプロセッサシステムにおいて、各プロセッサにファームウェアを実装する構成が実用化されている。この場合、プロセッサシステムは、各プロセッサのファームウェアを更新できるように構成されていることが好ましい。ただし、各プロセッサのファームウェアを更新可能な構成においては、攻撃者により、１または複数のプロセッサに対して不正なファームウェアが書き込まれるおそれがある。このため、不正なファームウェアの書込みに対する対策が提案されている（例えば、特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
特開２０２０－１３３９５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上述したように、複数のプロセッサにそれぞれファームウェアが実装される構成において、不正なファームウェアの書込みを監視する方法が提案されている。ただし、複数のプロセッサのうちの１つのプロセッサに書き込まれたファームウェアの検証は、基本的に、他のプロセッサにより行われる。このため、他のプロセッサの演算リソースがファームウェアの検証のために消費されてしまい、本来の処理に影響が及ぶことがある。
【０００５】
本発明の１つの側面に係わる目的は、複数のプロセッサを備えるプロセッサシステムにおいて、ファームウェアの検証に際して、検証対象プロセッサ以外のプロセッサの演算リソースの消費を削減することである。
【課題を解決するための手段】
【０００６】
本発明の１つの態様のプロセッサシステムは、複数のプロセッサおよび前記複数のプロセッサの通信を制御するマスタプロセッサを備える。このプロセッサシステムは、前記複数のプロセッサのうちの第１のプロセッサのファームウェア格納領域にファームウェアを書き込む際、または、前記ファームウェア格納領域に格納されているファームウェアを更新する際に、前記ファームウェア格納領域の空き領域に疑似データを書き込む疑似データ書込み部と、前記第１のプロセッサにおいて前記ファームウェア格納領域全体に対する所定の演算により検証用チェックコードが算出されたときに、前記検証用チェックコードに基づいて、前記ファームウェア格納領域に書き込まれているファームウェアを検証する検証部と、を備える。
【発明の効果】
【０００７】
上述の態様によれば、複数のプロセッサを備えるプロセッサシステムにおいて、ファームウェアの検証に際して、検証対象プロセッサ以外のプロセッサの演算リソースの消費が削減される。
【図面の簡単な説明】
【０００８】
本発明の実施形態に係わるプロセッサシステムの一例を示す図である。
ファームウェアを更新する手順の一例を示す図（その１）である。
ファームウェアを更新する手順の一例を示す図（その２）である。
ファームウェアを更新する手順の一例を示す図（その３）である。
ファームウェアを更新する手順の一例を示す図（その４）である。
ファームウェアを検証する手順の一例を示す図（その１）である。
ファームウェアを検証する手順の一例を示す図（その２）である。
ファームウェアを更新する処理の一例を示すフローチャートである。
ファームウェアを検証する処理の一例を示すフローチャートである。
他の実施形態においてファームウェアを更新する手順を示す図である。
他の実施形態においてファームウェアを検証する手順を示す図である。
【発明を実施するための形態】
【０００９】
図１は、本発明の実施形態に係わるプロセッサシステムの一例を示す。本発明の実施形態に係わるプロセッサシステム１００は、複数のＣＰＵ１（１ａ～１ｎ）、マスタＣＰＵ２、および共通ストレージ３を備える。ただし、プロセッサシステム１００は、図１に示していない他の機能、回路、またはデバイスを備えてもよい。なお、複数のＣＰＵ１ａ～１ｎは、プロセッサシステム１００を構成する「複数のプロセッサ」に相当する。マスタＣＰＵ２は、複数のプロセッサの通信を制御する「マスタプロセッサ」に相当する。
【００１０】
各ＣＰＵ１は、プロセッサ素子およびメモリを備える。メモリは、ファームウェアを実装するためのファームウェア格納領域を含む。すなわち、各ＣＰＵ１のメモリには、ファームウェアが実装され得る。この実施例では、ＣＰＵ１ａ～１ｎに対してそれぞれファームウェアＦＷａ～ＦＷｎが実装される。そして、各ＣＰＵ１は、実装されているファームウェアを実行することで対応する機能を提供する。なお、ＣＰＵ１ａ～１ｎは、同一の装置内に設けられてもよいし、異なる装置に設けられてもよい。
（【００１１】以降は省略されています）

関連特許