特許ウォッチ

公開番号2024153999
公報種別公開特許公報(A)
公開日2024-10-30
出願番号2023067564
出願日2023-04-18
発明の名称半導体装置
出願人富士電機株式会社
代理人インフォート弁理士法人,個人,個人,個人
主分類H01L 23/48 20060101AFI20241023BHJP(基本的電気素子)
要約【課題】半導体装置において、構造を簡素化するとともに、インダクタンス低減を図る。
【解決手段】半導体装置1は、基板11に対して、基板11における半導体素子12の搭載面に平行な第1方向D1の一方側に位置する第1主端子(P端子40)及び第2主端子(N端子50)を備える。第1主端子の第1幅狭部分42は、搭載面に平行で第1方向D1に直交する第2方向D2の幅W12が第1外部接続部分41(幅W11)よりも狭い。第2主端子の第2幅狭部分52は、第2方向D2の幅W22が第2外部接続部分51(幅W21)よりも狭い。第1幅狭部分42の第2方向D2における中心C12は、第1外部接続部分41の第2方向D2における中心C11よりも第2主端子側に寄って位置する。第2幅狭部分52の第2方向D2における中心C22は、第2外部接続部分51の第2方向D2における中心C21よりも第1主端子側に寄って位置する。
【選択図】図3

特許請求の範囲【請求項１】
半導体素子を有する基板と、
前記基板に対して、当該基板における前記半導体素子の搭載面に平行な第１方向の一方側に位置する第１主端子及び第２主端子とを備え、
前記第１主端子は、外部導体に接続される第１外部接続部分と、前記搭載面に平行で前記第１方向に直交する第２方向の幅が前記第１外部接続部分よりも狭く、前記基板に接続される第１幅狭部分とを有し、
前記第２主端子は、外部導体に接続される第２外部接続部分と、前記第２方向の幅が前記第２外部接続部分よりも狭く、前記基板に接続される第２幅狭部分とを有し、
前記第１幅狭部分の前記第２方向における中心は、前記第１外部接続部分の前記第２方向における中心よりも前記第２主端子側に寄って位置し、
前記第２幅狭部分の前記第２方向における中心は、前記第２外部接続部分の前記第２方向における中心よりも前記第１主端子側に寄って位置する
ことを特徴とする半導体装置。
続きを表示（約 870 文字）【請求項２】
前記第１主端子の前記第１幅狭部分は、前記第１主端子の前記第２主端子側の端部に位置し、
前記第２主端子の前記第２幅狭部分は、前記第２主端子の前記第１主端子側の端部に位置する
ことを特徴とする請求項１記載の半導体装置。
【請求項３】
前記第１主端子と前記第２主端子との互いに対向する対向面のそれぞれは、前記第１方向の全体に亘って同一平面上に位置する
ことを特徴とする請求項２記載の半導体装置。
【請求項４】
前記第１主端子と前記第２主端子とは、前記第１方向に対して線対称の形状を呈する
ことを特徴とする請求項１記載の半導体装置。
【請求項５】
前記第１幅狭部分の前記第２方向における幅は、前記第１外部接続部分の前記第２方向における幅の半分以下であり、
前記第２幅狭部分の前記第２方向における幅は、前記第２外部接続部分の前記第２方向における幅の半分以下である
ことを特徴とする請求項１記載の半導体装置。
【請求項６】
前記第１幅狭部分の全体が、前記第１外部接続部分の前記第２方向における中心よりも前記第２主端子側に寄って位置し、
前記第２幅狭部分の全体が、前記第２外部接続部分の前記第２方向における中心よりも前記第１主端子側に寄って位置する
ことを特徴とする請求項５記載の半導体装置。
【請求項７】
前記基板に対して、前記第１方向の前記第１主端子及び前記第２主端子とは反対側に位置する第３主端子を更に備え、
前記第３主端子は、外部導体に接続される第３外部接続部分と、前記第２方向の幅が前記第３外部接続部分よりも狭く、前記基板に接続される第３幅狭部分とを有し、
前記第３幅狭部分の前記第２方向における位置は、前記第１主端子と前記第２主端子との隙間の前記第２方向における位置と同一である
ことを特徴とする請求項１から６のいずれか１項記載の半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体素子を有する基板と複数の主端子とを備える半導体装置に関する。
続きを表示（約 1,500 文字）【背景技術】
【０００２】
従来、半導体装置は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）等の半導体素子を有する基板を備える。この種の半導体装置は、基板の一方側に、外部導体に接続される正極端子、負極端子などの主端子が配置される（例えば、特許文献１～３参照）。
【先行技術文献】
【特許文献】
【０００３】
特開２０２１－１２０９７５号公報
国際公開第２０２１／０３３５６５号
国際公開第２０１３／１２８７８７号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、半導体装置においては、主回路インダクタンスが増加すると、サージ電圧の発生などの問題が生じる。これに伴い、高電圧や耐熱を確保可能な半導体素子の構造が必要になるなどの問題も生じる。
【０００５】
また、上記の正極端子、負極端子などの主端子は、基板に接続されるため、主端子の幅が広いほど、基板上の回路層が拡大し、ひいては半導体装置が大型化する。
【０００６】
本発明の目的は、構造を簡素化することができるとともに、インダクタンス低減を図ることができる半導体装置を提供することである。
【課題を解決するための手段】
【０００７】
１つの態様では、半導体装置は、半導体素子を有する基板と、前記基板に対して、当該基板における前記半導体素子の搭載面に平行な第１方向の一方側に位置する第１主端子及び第２主端子とを備え、前記第１主端子は、外部導体に接続される第１外部接続部分と、前記搭載面に平行で前記第１方向に直交する第２方向の幅が前記第１外部接続部分よりも狭く、前記基板に接続される第１幅狭部分とを有し、前記第２主端子は、外部導体に接続される第２外部接続部分と、前記第２方向の幅が前記第２外部接続部分よりも狭く、前記基板に接続される第２幅狭部分とを有し、前記第１幅狭部分の前記第２方向における中心は、前記第１外部接続部分の前記第２方向における中心よりも前記第２主端子側に寄って位置し、前記第２幅狭部分の前記第２方向における中心は、前記第２外部接続部分の前記第２方向における中心よりも前記第１主端子側に寄って位置する。
【発明の効果】
【０００８】
前記態様によれば、構造を簡素化することができるとともに、インダクタンス低減を図ることができる。
【図面の簡単な説明】
【０００９】
一実施の形態に係る半導体装置の概略構成を示す平面図である。
一実施の形態に係る半導体装置の概略構成を示す断面図である。
一実施の形態における主端子及単位モジュールを示す平面図である。
一実施の形態における主端子の各部の寸法を示す平面図である。
一実施の形態の変形例における主端子（Ｐ端子及びＮ端子）を示す正面図である。
一実施の形態及び比較例における端子間距離とインダクタンスとの関係を示す図である。
一実施の形態における端子幅とインダクタンスとの関係を示す図である。
一実施の形態における端子厚みとインダクタンスとの関係を示す図である。
【発明を実施するための形態】
【００１０】
以下、本発明の一実施の形態に係る半導体装置について、図面を参照しながら説明する。なお、本発明は、以下で説明する実施の形態に限定されるものではなく、その要旨を変更しない範囲内で適宜変形して実施することができる。
（【００１１】以降は省略されています）

関連特許