特許ウォッチ

公開番号2025041929
公報種別公開特許公報(A)
公開日2025-03-26
出願番号2024230393,2023209291
出願日2024-12-26,2020-02-20
発明の名称半導体装置
出願人富士電機株式会社
代理人弁理士法人RYUKA国際特許事務所
主分類H10D 12/00 20250101AFI20250318BHJP()
要約【課題】損失が小さい半導体装置を提供する。
【解決手段】半導体装置は、半導体基板10と、その上面上に設けられるエミッタ電極52と、N型のドリフト領域18、ドリフト領域と半導体基板の上面との間に設けられるP型のベース領域14と、複数のトレンチ部30、40と、2つのトレンチ部に挟まれたメサ部60、61に設けられ、ドリフト領域よりも不純物濃度が高いN型領域16と、2つのトレンチ部に挟まれた第1のメサ部60に設けられ、ベース領域よりも不純物濃度が高いP型領域15と、メサ部に設けられた溝部の内部に、半導体基板の少なくとも一部と接触する導電材料が設けられ、導電材料がN型領域及びエミッタ電極に接続されたトレンチコンタクト54と、溝部の底面の下側に設けられ、ベース領域よりも不純物濃度が高いP型の第1高濃度プラグ領域55と、を備える。
【選択図】図3
特許請求の範囲【請求項１】
半導体基板と、
前記半導体基板の上面上に設けられる第１電極と、
を含み、
前記半導体基板は、
Ｎ型のドリフト領域と、
前記ドリフト領域と前記半導体基板の上面との間に設けられるＰ型のベース領域と、
複数のトレンチ部と、
２つの前記トレンチ部に挟まれた第１のメサ部に設けられ前記ドリフト領域よりも不純物濃度が高いＮ型領域と、
２つの前記トレンチ部に挟まれた第２のメサ部に設けられ前記ベース領域よりも不純物濃度が高いＰ型領域と、
前記第１のメサ部に設けられた溝部の内部に、前記半導体基板の少なくとも一部と接触する導電材料が設けられたトレンチコンタクトであって、前記導電材料が前記Ｎ型領域及び前記第１電極に接続された前記トレンチコンタクトと、
前記溝部の底面の下側に設けられ、前記ベース領域よりも不純物濃度が高いＰ型の第１高濃度領域と、を備える
半導体装置。
続きを表示（約 810 文字）【請求項２】
前記Ｐ型領域は、前記第１のメサ部にも設けられている
請求項１に記載の半導体装置。
【請求項３】
前記溝部の底面は、前記半導体基板の内部において前記Ｐ型領域の底面よりも深い位置にある
請求項１または２に記載の半導体装置。
【請求項４】
前記第１高濃度領域の上面は、前記半導体基板の内部において前記Ｐ型領域よりも深い位置にある
請求項３に記載の半導体装置。
【請求項５】
前記複数のトレンチ部は、上面視で第１方向に沿って配列されており、
前記第１高濃度領域の前記第１方向の幅は、前記溝部の底面の前記第１方向の幅より大きい
請求項１から４のいずれか一項に記載の半導体装置。
【請求項６】
前記Ｎ型領域および前記Ｐ型領域は、前記ベース領域と前記半導体基板の上面との間に設けられている
請求項１から５のいずれか一項に記載の半導体装置。
【請求項７】
前記複数のトレンチ部は、ゲートトレンチ部とダミートレンチ部とを含み
前記Ｎ型領域は、前記ゲートトレンチ部と接し、
前記Ｐ型領域は、前記ダミートレンチ部と接している
請求項１から６のいずれか一項に記載の半導体装置。
【請求項８】
前記第２のメサ部は、前記２つの前記ダミートレンチ部に挟まれている
請求項７に記載の半導体装置。
【請求項９】
前記第１高濃度領域は、前記Ｐ型領域よりも不純物濃度が高い
請求項１から８のいずれか一項に記載の半導体装置。
【請求項１０】
前記複数のトレンチ部は、前記半導体基板の上面から前記ドリフト領域まで設けられている
請求項１から９のいずれか一項に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体装置に関する。
続きを表示（約 1,400 文字）【背景技術】
【０００２】
従来、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）等のトランジスタが設けられた半導体装置が知られている（例えば、特許文献１－３参照）。
［先行技術文献］
［特許文献］
特許文献１特開２０１０－１４７３８１号公報
特許文献２特開２０１２－１５６５６４号公報
特許文献３特開２０１０－１４７３８０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００３】
半導体装置は、損失が小さいことが好ましい。
【課題を解決するための手段】
【０００４】
上記課題を解決するために、本発明の第１の態様においては、半導体基板と、前記半導体基板の上面上に設けられる第１電極と、を含む半導体装置を提供する。上記半導体装置において、前記半導体基板は、Ｎ型のドリフト領域と、前記ドリフト領域と前記半導体基板の上面との間に設けられるＰ型のベース領域と、複数のトレンチ部と、２つの前記トレンチ部に挟まれた第１のメサ部に設けられ前記ドリフト領域よりも不純物濃度が高いＮ型領域と、２つの前記トレンチ部に挟まれた第２のメサ部に設けられ前記ベース領域よりも不純物濃度が高いＰ型領域と、前記第１のメサ部に設けられた溝部の内部に、前記半導体基板の少なくとも一部と接触する導電材料が設けられたトレンチコンタクトであって、前記導電材料が前記Ｎ型領域及び前記第１電極に接続された前記トレンチコンタクトと、前記溝部の底面の下側に設けられ、前記ベース領域よりも不純物濃度が高いＰ型の第１高濃度領域と、を備えてよい。
【０００５】
上記半導体装置において、前記Ｐ型領域は、前記第１のメサ部にも設けられていてよい。上記いずれかの半導体装置において、前記溝部の底面は、前記半導体基板の内部において前記Ｐ型領域の底面よりも深い位置にあってよい。
【０００６】
上記いずれかの半導体装置において、前記第１高濃度領域の上面は、前記半導体基板の内部において前記Ｐ型領域よりも深い位置にあってよい。上記いずれかの半導体装置において、前記複数のトレンチ部は、上面視で第１方向に沿って配列されており、前記第１高濃度領域の前記第１方向の幅は、前記溝部の底面の前記第１方向の幅より大きくてよい。
【０００７】
上記いずれかの半導体装置において、前記Ｎ型領域および前記Ｐ型領域は、前記ベース領域と前記半導体基板の上面との間に設けられていてよい。
【０００８】
上記いずれかの半導体装置において、前記複数のトレンチ部は、ゲートトレンチ部とダミートレンチ部とを含んでよい。上記いずれかの半導体装置において、前記Ｎ型領域は、前記ゲートトレンチ部と接してよい。上記いずれかの半導体装置において、前記Ｐ型領域は、前記ダミートレンチ部と接してよい。
【０００９】
上記いずれかの半導体装置において、前記第２のメサ部は、前記２つの前記ダミートレンチ部に挟まれていてよい。
【００１０】
上記いずれかの半導体装置において、前記第１高濃度領域は、前記Ｐ型領域よりも不純物濃度が高くてよい。
（【００１１】以降は省略されています）

関連特許