特許ウォッチ

公開番号2024149416
公報種別公開特許公報(A)
公開日2024-10-18
出願番号2024058486
出願日2024-04-01
発明の名称半導体装置の製造方法
出願人富士電機株式会社
代理人個人
主分類H01L 21/336 20060101AFI20241010BHJP(基本的電気素子)
要約【課題】凸欠陥を凹欠陥に変えることで、不良率を低減させることができる半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、半導体基板にMOS構造を含む表面構造を形成し、表面構造を覆う層間絶縁膜を形成し、表面構造に接し、層間絶縁膜の表面全体を覆うAl合金膜を成膜し、Al合金膜の表面を覆うレジスト膜を成膜し、レジスト膜をマスクとして、Al合金膜をパターニングし、レジスト膜を除去する。レジスト膜は、Al合金膜の凸欠陥を一部露出する膜厚で成膜する。
【選択図】図2
特許請求の範囲【請求項１】
半導体基板にＭＯＳ構造を含む表面構造を形成する第１工程と、
前記表面構造を覆う層間絶縁膜を形成する第２工程と、
前記表面構造に接し、前記層間絶縁膜の表面全体を覆うＡｌ合金膜を成膜する第３工程と、
前記Ａｌ合金膜の表面を覆うレジスト膜を成膜する第４工程と、
前記レジスト膜をマスクとして、前記Ａｌ合金膜をパターニングする第５工程と、
前記レジスト膜を除去する第６工程と、
を含み、
前記第４工程では、前記Ａｌ合金膜上の凸欠陥を一部露出する膜厚で前記レジスト膜を成膜することを特徴とする半導体装置の製造方法。
続きを表示（約 760 文字）【請求項２】
前記レジスト膜の膜厚は１．６μｍ以上３．１μｍ以下であることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記レジスト膜の膜厚は２．７μｍ以上２．９μｍ以下であることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
前記凸欠陥の高さは、５μｍ以上であることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項５】
半導体基板にＭＯＳ構造を含む表面構造を形成する第１工程と、
前記表面構造を覆う層間絶縁膜を形成する第２工程と、
前記表面構造に接し、前記層間絶縁膜の表面全体を覆うＡｌ合金膜を成膜する第３工程と、
前記Ａｌ合金膜の表面を覆うレジスト膜を成膜する第４工程と、
前記レジスト膜をマスクとして、前記Ａｌ合金膜をパターニングする第５工程と、
前記レジスト膜を除去する第６工程と、
を含み、
前記第４工程では、前記Ａｌ合金膜上の凸欠陥を完全に被覆する膜厚で前記レジスト膜を成膜することを特徴とする半導体装置の製造方法。
【請求項６】
前記レジスト膜の膜厚は３．３μｍ以上４．０μｍ以下であることを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項７】
前記凸欠陥の高さは、８μｍ以下であることを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項８】
前記レジスト膜の膜厚は３．８μｍ以上４．０μｍ以下であることを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項９】
前記凸欠陥の高さは、１０μｍ以下であることを特徴とする請求項８に記載の半導体装置の製造方法。

発明の詳細な説明【技術分野】
【０００１】
この発明は、半導体装置の製造方法に関する。
続きを表示（約 1,400 文字）【背景技術】
【０００２】
従来、無機膜に段切れ等の欠陥を生じさせ、その欠陥から剥離液がレジストパターンに到達することで、無機膜をリフトオフによって除去する半導体装置の製造方法が公知である（例えば、下記特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
特開２０１６－１８１６４６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来の半導体装置の製造方法では、Ａｌ－ＳｉなどのＡｌ合金膜成膜前に異物があると、Ａｌ合金膜中に異物が取り込まれ凸欠陥となり、組立時の電気特性不良の主要因になるという課題があった。この発明は、凸欠陥を凹欠陥に変えることで、不良率を低減させることができる半導体装置の製造方法を提供することを目的とする。また、組立時の電気特性不良の主要因にとならない小さな凸欠陥については、凹欠陥に変えることを防ぐことで不良率を低減させることができる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、次の特徴を有する。まず、半導体基板にＭＯＳ構造を含む表面構造を形成する第１工程を行う。次に、前記表面構造を覆う層間絶縁膜を形成する第２工程を行う。次に、前記表面構造に接し、前記層間絶縁膜の表面全体を覆うＡｌ合金膜を成膜する第３工程を行う。次に、前記Ａｌ合金膜の表面を覆うレジスト膜を成膜する第４工程を行う。次に、前記レジスト膜をマスクとして、前記Ａｌ合金膜をパターニングする第５工程を行う。次に、前記レジスト膜を除去する第６工程を行う。前記第４工程では、前記Ａｌ合金膜上の凸欠陥を一部露出する膜厚で前記レジスト膜を成膜する。
【０００６】
また、この発明にかかる半導体装置の製造方法は、前記レジスト膜の膜厚は１．６μｍ以上３．１μｍ以下であることを特徴とする。
【０００７】
また、この発明にかかる半導体装置の製造方法は、前記レジスト膜の膜厚は２．７μｍ以上２．９μｍ以下であることを特徴とする。
【０００８】
また、この発明にかかる半導体装置の製造方法は、前記凸欠陥の高さは、５μｍ以上であることを特徴とする。
【０００９】
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、次の特徴を有する。まず、半導体基板にＭＯＳ構造を含む表面構造を形成する第１工程を行う。次に、前記表面構造を覆う層間絶縁膜を形成する第２工程を行う。次に、前記表面構造に接し、前記層間絶縁膜の表面全体を覆うＡｌ合金膜を成膜する第３工程を行う。次に、前記Ａｌ合金膜の表面を覆うレジスト膜を成膜する第４工程を行う。次に、前記レジスト膜をマスクとして、前記Ａｌ合金膜をパターニングする第５工程を行う。次に、前記レジスト膜を除去する第６工程を行う。前記第４工程では、前記Ａｌ合金膜上の凸欠陥を完全に被覆する膜厚で前記レジスト膜を成膜する。
【００１０】
また、この発明にかかる半導体装置の製造方法は、前記レジスト膜の膜厚は３．３μｍ以上４．０μｍ以下であることを特徴とする。
（【００１１】以降は省略されています）

関連特許