TOP特許意匠商標
特許ウォッチ Twitter
10個以上の画像は省略されています。
公開番号2024149416
公報種別公開特許公報(A)
公開日2024-10-18
出願番号2024058486
出願日2024-04-01
発明の名称半導体装置の製造方法
出願人富士電機株式会社
代理人個人
主分類H01L 21/336 20060101AFI20241010BHJP(基本的電気素子)
要約【課題】凸欠陥を凹欠陥に変えることで、不良率を低減させることができる半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、半導体基板にMOS構造を含む表面構造を形成し、表面構造を覆う層間絶縁膜を形成し、表面構造に接し、層間絶縁膜の表面全体を覆うAl合金膜を成膜し、Al合金膜の表面を覆うレジスト膜を成膜し、レジスト膜をマスクとして、Al合金膜をパターニングし、レジスト膜を除去する。レジスト膜は、Al合金膜の凸欠陥を一部露出する膜厚で成膜する。
【選択図】図2
特許請求の範囲【請求項1】
半導体基板にMOS構造を含む表面構造を形成する第1工程と、
前記表面構造を覆う層間絶縁膜を形成する第2工程と、
前記表面構造に接し、前記層間絶縁膜の表面全体を覆うAl合金膜を成膜する第3工程と、
前記Al合金膜の表面を覆うレジスト膜を成膜する第4工程と、
前記レジスト膜をマスクとして、前記Al合金膜をパターニングする第5工程と、
前記レジスト膜を除去する第6工程と、
を含み、
前記第4工程では、前記Al合金膜上の凸欠陥を一部露出する膜厚で前記レジスト膜を成膜することを特徴とする半導体装置の製造方法。
続きを表示(約 760 文字)【請求項2】
前記レジスト膜の膜厚は1.6μm以上3.1μm以下であることを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項3】
前記レジスト膜の膜厚は2.7μm以上2.9μm以下であることを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項4】
前記凸欠陥の高さは、5μm以上であることを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項5】
半導体基板にMOS構造を含む表面構造を形成する第1工程と、
前記表面構造を覆う層間絶縁膜を形成する第2工程と、
前記表面構造に接し、前記層間絶縁膜の表面全体を覆うAl合金膜を成膜する第3工程と、
前記Al合金膜の表面を覆うレジスト膜を成膜する第4工程と、
前記レジスト膜をマスクとして、前記Al合金膜をパターニングする第5工程と、
前記レジスト膜を除去する第6工程と、
を含み、
前記第4工程では、前記Al合金膜上の凸欠陥を完全に被覆する膜厚で前記レジスト膜を成膜することを特徴とする半導体装置の製造方法。
【請求項6】
前記レジスト膜の膜厚は3.3μm以上4.0μm以下であることを特徴とする請求項5に記載の半導体装置の製造方法。
【請求項7】
前記凸欠陥の高さは、8μm以下であることを特徴とする請求項6に記載の半導体装置の製造方法。
【請求項8】
前記レジスト膜の膜厚は3.8μm以上4.0μm以下であることを特徴とする請求項5に記載の半導体装置の製造方法。
【請求項9】
前記凸欠陥の高さは、10μm以下であることを特徴とする請求項8に記載の半導体装置の製造方法。

発明の詳細な説明【技術分野】
【0001】
この発明は、半導体装置の製造方法に関する。
続きを表示(約 1,400 文字)【背景技術】
【0002】
従来、無機膜に段切れ等の欠陥を生じさせ、その欠陥から剥離液がレジストパターンに到達することで、無機膜をリフトオフによって除去する半導体装置の製造方法が公知である(例えば、下記特許文献1参照)。
【先行技術文献】
【特許文献】
【0003】
特開2016-181646号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
従来の半導体装置の製造方法では、Al-SiなどのAl合金膜成膜前に異物があると、Al合金膜中に異物が取り込まれ凸欠陥となり、組立時の電気特性不良の主要因になるという課題があった。この発明は、凸欠陥を凹欠陥に変えることで、不良率を低減させることができる半導体装置の製造方法を提供することを目的とする。また、組立時の電気特性不良の主要因にとならない小さな凸欠陥については、凹欠陥に変えることを防ぐことで不良率を低減させることができる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【0005】
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、次の特徴を有する。まず、半導体基板にMOS構造を含む表面構造を形成する第1工程を行う。次に、前記表面構造を覆う層間絶縁膜を形成する第2工程を行う。次に、前記表面構造に接し、前記層間絶縁膜の表面全体を覆うAl合金膜を成膜する第3工程を行う。次に、前記Al合金膜の表面を覆うレジスト膜を成膜する第4工程を行う。次に、前記レジスト膜をマスクとして、前記Al合金膜をパターニングする第5工程を行う。次に、前記レジスト膜を除去する第6工程を行う。前記第4工程では、前記Al合金膜上の凸欠陥を一部露出する膜厚で前記レジスト膜を成膜する。
【0006】
また、この発明にかかる半導体装置の製造方法は、前記レジスト膜の膜厚は1.6μm以上3.1μm以下であることを特徴とする。
【0007】
また、この発明にかかる半導体装置の製造方法は、前記レジスト膜の膜厚は2.7μm以上2.9μm以下であることを特徴とする。
【0008】
また、この発明にかかる半導体装置の製造方法は、前記凸欠陥の高さは、5μm以上であることを特徴とする。
【0009】
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、次の特徴を有する。まず、半導体基板にMOS構造を含む表面構造を形成する第1工程を行う。次に、前記表面構造を覆う層間絶縁膜を形成する第2工程を行う。次に、前記表面構造に接し、前記層間絶縁膜の表面全体を覆うAl合金膜を成膜する第3工程を行う。次に、前記Al合金膜の表面を覆うレジスト膜を成膜する第4工程を行う。次に、前記レジスト膜をマスクとして、前記Al合金膜をパターニングする第5工程を行う。次に、前記レジスト膜を除去する第6工程を行う。前記第4工程では、前記Al合金膜上の凸欠陥を完全に被覆する膜厚で前記レジスト膜を成膜する。
【0010】
また、この発明にかかる半導体装置の製造方法は、前記レジスト膜の膜厚は3.3μm以上4.0μm以下であることを特徴とする。
(【0011】以降は省略されています)

特許ウォッチbot のツイートを見る
この特許をJ-PlatPatで参照する
Flag Counter

関連特許

富士電機株式会社
鉄道車両
1か月前
富士電機株式会社
通信装置
2日前
富士電機株式会社
試験方法
9日前
富士電機株式会社
集積回路
16日前
富士電機株式会社
冷却装置
2日前
富士電機株式会社
半導体装置
16日前
富士電機株式会社
自動販売機
15日前
富士電機株式会社
回路遮断器
16日前
富士電機株式会社
半導体装置
10日前
富士電機株式会社
半導体装置
29日前
富士電機株式会社
半導体装置
8日前
富士電機株式会社
ガス遮断器
1か月前
富士電機株式会社
半導体装置
2日前
富士電機株式会社
エンコーダ
2日前
富士電機株式会社
電力変換装置
2日前
富士電機株式会社
静止誘導電器
15日前
富士電機株式会社
電力変換装置
16日前
富士電機株式会社
電力変換装置
2日前
富士電機株式会社
商品収納装置
16日前
富士電機株式会社
電力変換装置
1か月前
富士電機株式会社
金銭処理装置
9日前
富士電機株式会社
X線検査装置
9日前
富士電機株式会社
飲料供給装置
9日前
富士電機株式会社
ワーク搬送装置
1か月前
富士電機株式会社
監視制御システム
3日前
富士電機株式会社
ガス絶縁開閉装置
29日前
富士電機株式会社
半導体モジュール
8日前
富士電機株式会社
電力調整システム
2日前
富士電機株式会社
化合物半導体装置
1か月前
富士電機株式会社
半導体モジュール
1か月前
富士電機株式会社
燃料電池システム
1か月前
富士電機株式会社
自動販売機システム
9日前
富士電機株式会社
レーザ式ガス分析計
2日前
富士電機株式会社
マルチデバイスシステム
29日前
富士電機株式会社
駆動装置及び電力変換装置
1か月前
富士電機株式会社
ヒートポンプ式蒸気生成装置
2日前
続きを見る