特許ウォッチ

公開番号2024131321
公報種別公開特許公報(A)
公開日2024-09-30
出願番号2023041520
出願日2023-03-16
発明の名称発光素子およびその製造方法
出願人豊田合成株式会社
代理人弁理士法人あいち国際特許事務所
主分類H01L 33/08 20100101AFI20240920BHJP(基本的電気素子)
要約【課題】発光効率の低下が抑制された発光素子を提供する。
【解決手段】III族窒化物半導体からなる発光素子は、基板と、基板上に設けられ、n型のIII族窒化物半導体からなるn層と、n層上に設けられ、所定の発光波長の第1活性層と、第1活性層上に設けられ、Inを含むIII族窒化物半導体からなる中間層と、中間層上に設けられ、第1活性層とは異なる発光波長の第2活性層と、第2活性層上に設けられ、p型のIII族窒化物半導体からなる第1電子ブロック層と、第1電子ブロック層側から前記中間層に達する深さの溝と、第1電子ブロック層上に設けられ、p型のIII族窒化物半導体からなる第1p層と、溝の底面に露出する前記中間層上に設けられ、p型のIII族窒化物半導体からなる第2p層と、を有し、第1p層および第2p層は、第2電子ブロック層と、第2電子ブロック層上に設けられた第1コンタクト層とを含む。
【選択図】図1
特許請求の範囲【請求項１】
ＩＩＩ族窒化物半導体からなる発光素子において、
基板と、
前記基板上に設けられ、ｎ型のＩＩＩ族窒化物半導体からなるｎ層と、
前記ｎ層上に設けられ、所定の発光波長の第１活性層と、
前記第１活性層上に設けられ、Ｉｎを含むＩＩＩ族窒化物半導体からなる中間層と、
前記中間層上に設けられ、前記第１活性層とは異なる発光波長の第２活性層と、
前記第２活性層上に設けられ、ｐ型のＩＩＩ族窒化物半導体からなる第１電子ブロック層と、
前記第１電子ブロック層側から前記中間層に達する深さの溝と、
前記第１電子ブロック層上に設けられ、ｐ型のＩＩＩ族窒化物半導体からなる第１ｐ層と、
前記溝の底面に露出する前記中間層上に設けられ、ｐ型のＩＩＩ族窒化物半導体からなる第２ｐ層と、
を有し、
前記第１ｐ層および前記第２ｐ層は、第２電子ブロック層と、前記第２電子ブロック層上に設けられた第１コンタクト層とを含む、発光素子。
続きを表示（約 940 文字）【請求項２】
前記第１電子ブロック層と前記第１ｐ層との間に、ｐ型のＩＩＩ族窒化物半導体からなる第２ｐコンタクト層をさらに有する、請求項１に記載の発光素子。
【請求項３】
前記第２活性層と前記第１電子ブロック層との間に、Ｉｎを含むＩＩＩ族窒化物半導体からなり、前記第２活性層の歪を緩和させる歪緩和層をさらに有する、請求項１または請求項２に記載の発光素子。
【請求項４】
ＩＩＩ族窒化物半導体からなる発光素子の製造方法において、
前記基板上に、ｎ型のＩＩＩ族窒化物半導体からなるｎ層を形成するｎ層形成工程と、
前記ｎ層上に、所定の発光波長の第１活性層を形成する第１活性層形成工程と、
前記第１活性層上に、Ｉｎを含むＩＩＩ族窒化物半導体からなる中間層を形成する中間層形成工程と、
前記中間層上に、前記第１活性層とは異なる発光波長の第２活性層を形成する第２活性層形成工程と、
前記第２活性層上に、ｐ型のＩＩＩ族窒化物半導体からなる第１電子ブロック層を形成する第１電子ブロック層形成工程と、
前記第１電子ブロック層側から前記中間層に達する深さの溝を形成する溝形成工程と、
前記第１電子ブロック層上および前記溝の底面に露出する前記中間層上に、ｐ型のＩＩＩ族窒化物半導体からなる第１ｐ層、第２ｐ層をそれぞれ形成するｐ層形成工程と、
を有し、
前記ｐ層形成工程は、第２電子ブロック層を形成する工程と、前記第２電子ブロック層上に第１コンタクト層を形成する工程とを含む、発光素子の製造方法。
【請求項５】
前記第１電子ブロック層形成工程後、前記溝形成工程前に、前記第１電子ブロック層上にｐ型のＩＩＩ族窒化物半導体からなる第２ｐコンタクト層を形成する工程を有する、請求項４に記載の発光素子の製造方法。
【請求項６】
前記第２活性層形成工程後、前記第１電子ブロック層形成工程前に、前記第２活性層上にＩｎを含むＩＩＩ族窒化物半導体からなり、前記第２活性層の歪を緩和させる歪緩和層を形成する工程を有する、請求項４または請求項５に記載の発光素子の製造方法。

発明の詳細な説明【技術分野】
【０００１】
本発明は、発光素子およびその製造方法に関する。
続きを表示（約 2,600 文字）【背景技術】
【０００２】
近年、ディスプレイの高精細化が求められており、１ピクセルを１～１００μｍオーダーの微細なＬＥＤとするマイクロＬＥＤディスプレイが注目されている。フルカラーとする方式は各種知られているが、たとえば青、緑、赤の各色を発光する３つの活性層を同一基板上に順に積層する方式が知られている（たとえば特許文献１）。
【先行技術文献】
【特許文献】
【０００３】
特許第５８５４４１９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
３つの活性層が同一基板上に順に積層された発光素子では、一旦結晶成長を終了して成長炉からウェハを取り出し、溝を形成した後にウェハを再び成長炉に入れて半導体層を再成長させる工程が必要になる。しかし、発明者らの検討により、この工程でウェハが不純物によって汚染され、不純物がドナーとなり再成長界面に意図しないｎ型層が形成されてしまい、発光効率が低下してしまうことが分かった。特に、３つの活性層のうち最上層の活性層は再成長界面に近くなり、致命的な特性劣化となる。
【０００５】
本発明は、かかる背景に鑑みてなされたものであり、発光効率の低下が抑制された発光素子を提供しようとするものである。
【課題を解決するための手段】
【０００６】
本発明の一態様は、
ＩＩＩ族窒化物半導体からなる発光素子において、
基板と、
前記基板上に設けられ、ｎ型のＩＩＩ族窒化物半導体からなるｎ層と、
前記ｎ層上に設けられ、所定の発光波長の第１活性層と、
前記第１活性層上に設けられ、Ｉｎを含むＩＩＩ族窒化物半導体からなる中間層と、
前記中間層上に設けられ、前記第１活性層とは異なる発光波長の第２活性層と、
前記第２活性層上に設けられ、ｐ型のＩＩＩ族窒化物半導体からなる第１電子ブロック層と、
前記第１電子ブロック層側から前記中間層に達する深さの溝と、
前記第１電子ブロック層上に設けられ、ｐ型のＩＩＩ族窒化物半導体からなる第１ｐ層と、
前記溝の底面に露出する前記中間層上に設けられ、ｐ型のＩＩＩ族窒化物半導体からなる第２ｐ層と、
を有し、
前記第１ｐ層および前記第２ｐ層は、第２電子ブロック層と、前記第２電子ブロック層上に設けられた第１コンタクト層とを含む、発光素子にある。
【０００７】
本発明の他の態様は、
ＩＩＩ族窒化物半導体からなる発光素子の製造方法において、
前記基板上に、ｎ型のＩＩＩ族窒化物半導体からなるｎ層を形成するｎ層形成工程と、
前記ｎ層上に、所定の発光波長の第１活性層を形成する第１活性層形成工程と、
前記第１活性層上に、Ｉｎを含むＩＩＩ族窒化物半導体からなる中間層を形成する中間層形成工程と、
前記中間層上に、前記第１活性層とは異なる発光波長の第２活性層を形成する第２活性層形成工程と、
前記第２活性層上に、ｐ型のＩＩＩ族窒化物半導体からなる第１電子ブロック層を形成する第１電子ブロック層形成工程と、
前記第１電子ブロック層側から前記中間層に達する深さの溝を形成する溝形成工程と、
前記第１電子ブロック層上および前記溝の底面に露出する前記中間層上に、ｐ型のＩＩＩ族窒化物半導体からなる第１ｐ層、第２ｐ層をそれぞれ形成するｐ層形成工程と、
を有し、
前記ｐ層形成工程は、第２電子ブロック層を形成する工程と、前記第２電子ブロック層上に第１コンタクト層を形成する工程とを含む、発光素子の製造方法にある。
【発明の効果】
【０００８】
本発明の上記態様によれば、再成長界面を第２活性層から遠ざけることができ、また、再成長界面がｐ型の層で挟まれて非発光再結合が抑制される。そのため、発光効率の低下を抑制することができる。
【図面の簡単な説明】
【０００９】
実施形態１における発光素子の構成を示した図であって、基板の主面に垂直な方向での断面図。
実施形態１における発光素子の等価回路を示した図。
実施形態１における発光素子の製造工程を示した図。
実施形態１における発光素子の製造工程を示した図。
実施形態１における発光素子の製造工程を示した図。
実施形態１における発光素子の製造工程を示した図。
実施形態２における発光素子の構成を示した図であって、基板の主面に垂直な方向での断面図。
実施形態３における発光素子の構成を示した図であって、基板の主面に垂直な方向での断面図。
Ｏ、Ｓｉ、Ｃの深さプロファイルを示したグラフ。
Ｏ、Ｓｉ、Ｃの深さプロファイルを示したグラフ。
Ｍｇ／ＩＩＩ気相比と光出力の関係を示したグラフ。
赤色発光の光出力とｐ型層の厚さの関係を示したグラフ。
緑色発光の光出力とｐ型層の厚さの関係を示したグラフ。
理論式により導かれた、光出力と光学的厚さの関係を示したグラフ。
【発明を実施するための形態】
【００１０】
発光素子は、ＩＩＩ族窒化物半導体からなる発光素子である。発光素子は、基板と、前記基板上に設けられ、ｎ型のＩＩＩ族窒化物半導体からなるｎ層と、前記ｎ層上に設けられ、所定の発光波長の第１活性層と、前記第１活性層上に設けられ、Ｉｎを含むＩＩＩ族窒化物半導体からなる中間層と、前記中間層上に設けられ、前記第１活性層とは異なる発光波長の第２活性層と、前記第２活性層上に設けられ、ｐ型のＩＩＩ族窒化物半導体からなる第１電子ブロック層と、前記第１電子ブロック層側から前記中間層に達する深さの溝と、前記第１電子ブロック層上に設けられ、ｐ型のＩＩＩ族窒化物半導体からなる第１ｐ層と、前記溝の底面に露出する前記中間層上に設けられ、ｐ型のＩＩＩ族窒化物半導体からなる第２ｐ層と、を有する。また、前記第１ｐ層および前記第２ｐ層は、第２電子ブロック層と、前記第２電子ブロック層上に設けられた第１コンタクト層とを含む。
（【００１１】以降は省略されています）

関連特許