特許ウォッチ

公開番号2025030525
公報種別公開特許公報(A)
公開日2025-03-07
出願番号2023135891
出願日2023-08-23
発明の名称半導体装置
出願人ローム株式会社
代理人個人,個人
主分類H01L 25/00 20060101AFI20250228BHJP(基本的電気素子)
要約【課題】半導体装置の絶縁耐圧の向上を図ること。
【解決手段】半導体装置10は、第1チップ50と、X方向において第1チップ50と離隔して配置された第2チップ60と、第1チップ50および第2チップ60とは別に設けられたサブマウントチップ120と、サブマウントチップ120の上に配置され、トランス40を含むトランスチップ70と、を含む。トランスチップ70は、第3半導体基板71と、第3半導体基板71上に形成された第3素子絶縁層72と、を含む。トランス40は、第3素子絶縁層72に埋め込まれている。サブマウントチップ120は、第4半導体基板121と、第4半導体基板121上に形成された絶縁層122と、を含む。
【選択図】図8
特許請求の範囲【請求項１】
第１半導体基板と、前記第１半導体基板に形成された第１回路と、前記第１半導体基板上に形成された第１素子絶縁層と、を含む第１チップと、
第２半導体基板と、前記第２半導体基板に形成された第２回路と、前記第２半導体基板上に形成された第２素子絶縁層と、を含み、第１方向において前記第１チップと離隔して配置された第２チップと、
前記第１チップおよび前記第２チップとは別に設けられたサブマウントチップと、
前記サブマウントチップの上に配置され、トランスを含むトランスチップと、
を含み、前記第１回路と前記第２回路とは、前記トランスを介して信号または電力を伝達するように構成され、
前記トランスチップは、
第３半導体基板と、
前記第３半導体基板上に形成された第３素子絶縁層と、
を含み、
前記トランスは、前記第３素子絶縁層に埋め込まれており、
前記サブマウントチップは、
第４半導体基板と、
前記第４半導体基板上に形成された絶縁層と、
を含む
半導体装置。
続きを表示（約 780 文字）【請求項２】
前記トランスチップの前記第３素子絶縁層は、窒化シリコンを含む第１絶縁膜と、酸化シリコンを含む第２絶縁膜とが交互に複数積層された構造を含む
請求項１に記載の半導体装置。
【請求項３】
前記サブマウントチップの前記絶縁層は、窒化シリコンを含む第１絶縁膜と、酸化シリコンを含む第２絶縁膜とが交互に複数積層された構造を含む
請求項１に記載の半導体装置。
【請求項４】
前記サブマウントチップの前記絶縁層は、酸化シリコンを含む絶縁膜が複数積層された構造を含む
請求項１に記載の半導体装置。
【請求項５】
前記サブマウントチップの厚さは、前記トランスチップの厚さよりも薄い
請求項１に記載の半導体装置。
【請求項６】
前記サブマウントチップの厚さは、前記トランスチップの厚さ以上である
請求項１に記載の半導体装置。
【請求項７】
前記第１方向における前記サブマウントチップの寸法は、前記第１方向における前記トランスチップの寸法よりも小さい
請求項１に記載の半導体装置。
【請求項８】
前記第１方向における前記サブマウントチップの寸法は、前記第１方向における前記トランスチップの寸法と等しい
請求項１に記載の半導体装置。
【請求項９】
前記第１方向における前記サブマウントチップの寸法は、前記第１方向における前記トランスチップの寸法よりも大きい
請求項１に記載の半導体装置。
【請求項１０】
前記サブマウントチップの厚さは、前記第１チップの厚さまたは前記第２チップの厚さ以上である
請求項１に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置に関する。
続きを表示（約 3,500 文字）【背景技術】
【０００２】
特許文献１には、半導体基板と、この基板に形成された絶縁層積層構造と、絶縁層積層構造内に形成された上コイルおよび下コイルとを含むトランスチップが開示されている。
【先行技術文献】
【特許文献】
【０００３】
特開２０１８－７８１６９号公報
【０００４】
［概要］
ところで、トランスチップの絶縁耐圧の向上が求められる場合がある。
【０００５】
本開示の一態様の半導体装置は、第１半導体基板と、前記第１半導体基板に形成された第１回路と、前記第１半導体基板上に形成された第１素子絶縁層と、を含む第１チップと、第２半導体基板と、前記第２半導体基板に形成された第２回路と、前記第２半導体基板上に形成された第２素子絶縁層と、を含み、第１方向において前記第１チップと離隔して配置された第２チップと、前記第１チップおよび前記第２チップとは別に設けられたサブマウントチップと、前記サブマウントチップの上に配置され、トランスを含むトランスチップと、を含み、前記第１回路と前記第２回路とは、前記トランスを介して信号または電力を伝達するように構成され、前記トランスチップは、第３半導体基板と、前記第３半導体基板上に形成された第３素子絶縁層と、を含み、前記トランスは、前記第３素子絶縁層に埋め込まれており、前記サブマウントチップは、第４半導体基板と、前記第４半導体基板上に形成された絶縁層と、を含む。
【図面の簡単な説明】
【０００６】
図１は、第１実施形態の半導体装置の概略回路図である。
図２は、図１の半導体装置の概略平面図である。
図３は、図２のＦ３－Ｆ３線で半導体装置を切断した概略断面図である。
図４は、図２の半導体装置におけるトランスチップの概略平面図である。
図５は、図４のＦ５－Ｆ５線でトランスチップを切断した概略断面図である。
図６は、図４のＦ６－Ｆ６線でトランスチップを切断した概略断面図である。
図７は、図３の半導体装置におけるサブマウントチップの概略断面図である。
図８は、図３の半導体装置において、第１チップ、第２チップ、サブマウントチップ、トランスチップ、およびその周辺を拡大した概略断面図である。
図９は、第２実施形態の半導体装置におけるトランスチップの概略断面図である。
図１０は、第３実施形態の半導体装置の概略回路図である。
図１１は、図１０の半導体装置の概略平面図である。
図１２は、図１１の半導体装置におけるトランスチップの概略平面図である。
図１３は、図１２のＦ１３－Ｆ１３線でトランスチップおよびサブマウントチップを切断した概略断面図である。
図１４は、図１２のＦ１４－Ｆ１４線でトランスチップおよびサブマウントチップを切断した概略断面図である。
図１５は、第１実施形態の半導体装置の第１変更例において、トランスチップの概略断面図である。
図１６は、第１実施形態の半導体装置の第２変更例において、トランスチップの概略断面図である。
図１７は、第１実施形態の半導体装置の第２変更例において、トランスチップの一部の分解斜視図である。
図１８は、第１実施形態の半導体装置の第３変更例において、トランスチップの概略断面図である。
図１９は、第１実施形態の半導体装置の第４変更例において、トランスチップの概略断面図である。
図２０は、第２実施形態の半導体装置の変更例において、トランスチップの一部の概略断面図である。
図２１は、第３実施形態の半導体装置の第１変更例において、トランスチップの概略断面図である。
図２２は、第３実施形態の半導体装置の第２変更例において、トランスチップの概略断面図である。
図２３は、第３実施形態の半導体装置の第２変更例において、トランスチップの一部の分解斜視図である。
図２４は、第３実施形態の半導体装置の第３変更例において、トランスチップの概略断面図である。
図２５は、第３実施形態の半導体装置の第４変更例において、トランスチップの概略断面図である。
図２６は、第３実施形態の半導体装置の第５変更例において、トランスチップの概略平面図である。
図２７は、第３実施形態の半導体装置の第５変更例において、トランスチップの概略平面図である。
図２８は、第３実施形態の半導体装置の変更例において、トランスチップの一部の概略断面図である。
図２９は、第３実施形態の半導体装置の変更例において、トランスチップの一部の概略断面図である。
図３０は、第３実施形態の半導体装置の変更例において、トランスチップの一部の概略断面図である。
図３１は、第３実施形態の半導体装置の変更例において、トランスチップの一部の概略断面図である。
図３２は、変更例の半導体装置において、第１チップ、第２チップ、サブマウントチップ、トランスチップ、およびその周辺の概略断面図である。
図３３は、変更例の半導体装置において、第１チップ、第２チップ、サブマウントチップ、トランスチップ、およびその周辺の概略断面図である。
図３４は、変更例の半導体装置において、第１チップ、サブマウントチップ、トランスチップ、およびその周辺の概略断面図である。
図３５は、変更例の半導体装置において、第１チップの一部、第２チップの一部、サブマウントチップ、トランスチップ、およびその周辺の概略断面図である。
図３６は、変更例の半導体装置において、第１チップ、サブマウントチップ、トランスチップ、およびその周辺の概略断面図である。
図３７は、変更例の半導体装置において、第１チップ、第２チップ、サブマウントチップ、トランスチップ、およびその周辺の概略断面図である。
図３８は、変更例の半導体装置において、第１チップ、サブマウントチップ、トランスチップ、およびその周辺の概略断面図である。
図３９は、変更例の半導体装置の概略回路図である。
図４０は、図３９の半導体装置において、第１チップ、第２チップ、サブマウントチップ、トランスチップ、およびその周辺の概略断面図である。
図４１は、変更例の半導体装置の概略回路図である。
【０００７】
［詳細な説明］
以下、添付図面を参照して本開示の半導体装置のいくつかの実施形態について説明する。なお、説明を簡単かつ明確にするため、図面に示される構成要素は必ずしも一定の縮尺で描かれていない。また、理解を容易にするため、断面図では、ハッチング線が省略されている場合がある。添付の図面は、本開示の実施形態を例示するに過ぎず、本開示を制限するものとみなされるべきではない。本開示における「第１」、「第２」、「第３」等の用語は、単に対象物を区別するために用いられており、対象物の順位付けするものではない。
【０００８】
以下の詳細な記載は、本開示の例示的な実施形態を具体化する装置、システム、および方法を含む。この詳細な記載は本来説明のためのものに過ぎず、本開示の実施形態またはこのような実施形態の適用および使用を限定することを意図しない。
【０００９】
本明細書において使用される「少なくとも１つ」という表現は、所望の選択肢の「１つ以上」を意味する。一例として、本明細書において使用される「少なくとも１つ」という表現は、選択肢の数が２つであれば「１つの選択肢のみ」または「２つの選択肢の双方」を意味する。他の例として、本明細書において使用される「少なくとも１つ」という表現は、選択肢の数が３つ以上であれば「１つの選択肢のみ」または「２つ以上の任意の選択肢の組み合わせ」を意味する。
【００１０】
本明細書において使用される「Ａの長さ（寸法）がＢの長さ（寸法）と等しい」または「Ａの長さ（寸法）とＢの長さ（寸法）とが互いに等しい」とは、Ａの長さ（寸法）とＢの長さ（寸法）との差が例えばＡの長さ（寸法）の１０％以内の関係も含む。
（【００１１】以降は省略されています）

関連特許