特許ウォッチ

公開番号2024124037
公報種別公開特許公報(A)
公開日2024-09-12
出願番号2023031937
出願日2023-03-02
発明の名称半導体メモリ装置
出願人株式会社デンソー,トヨタ自動車株式会社,株式会社ミライズテクノロジーズ
代理人弁理士法人明成国際特許事務所
主分類G06F 12/04 20060101AFI20240905BHJP(計算;計数)
要約【課題】半導体メモリ装置において、マスクライト処理実行時のデータ処理性能の低下を抑制する。
【解決手段】マスクライト処理を実行可能である半導体メモリ装置100、100Aであって、書込データが記録されるデータ記録部30と、書込データに対応したエラー訂正コードが記録されるECCコード記録部40と、を有する複数のバンクB0～B7と、各バンクに対するデータの読み書きを行うセンスアンプSAと、エラー訂正コードを生成するECCコード生成部22と、エラー訂正コードを用いてデータのエラー訂正を行うエラー訂正部21と、各センスアンプとエラー訂正部とを接続し、各センスアンプから出力されたデータをエラー訂正部へ伝送する第1バスMRB、RR、LRBと、ECCコード生成部と各センスアンプとを接続し、ECCコード生成部から出力されたデータを各センスアンプへ伝送する第2バスMWB、WR、LWBと、を備える。
【選択図】図1
特許請求の範囲【請求項１】
予め設定されたデータアクセス単位よりも小さいデータ長のデータの書き換えを行うマスクライト処理を実行可能である半導体メモリ装置（１００、１００Ａ）であって、
書込データが記録されるデータ記録部（３０）と、前記書込データに対応したエラー訂正コードが記録されるＥＣＣコード記録部（４０）と、を有する複数のバンク（Ｂ０～Ｂ７）と、
前記複数のバンクのそれぞれに設けられて、各前記バンクに対するデータの読み書きを行うセンスアンプ（ＳＡ）と、
前記エラー訂正コードを生成するＥＣＣコード生成部（２２）と、
前記エラー訂正コードを用いてデータのエラー訂正を行うエラー訂正部（２１）と、
各前記センスアンプと前記エラー訂正部とを接続し、各前記センスアンプから出力されたデータを前記エラー訂正部へ伝送する第１バス（ＭＲＢ、ＲＲ、ＬＲＢ）と、
前記ＥＣＣコード生成部と各前記センスアンプとを接続し、前記ＥＣＣコード生成部から出力されたデータを各前記センスアンプへ伝送する第２バス（ＭＷＢ、ＷＲ、ＬＷＢ）と、
を備える、
半導体メモリ装置。
続きを表示（約 520 文字）【請求項２】
請求項１に記載の半導体メモリ装置であって、
前記書込データと、前記書込データの書込み先バンクアドレスと、前記書込データの書込み先カラムアドレスと、を示すバッファデータを記憶する複数のバッファ（ＢＦ１～ＢＦ３）であって、前記マスクライト処理の開始から終了までに要するサイクル数から１引いた数以上の数設けられた複数のバッファをさらに備え、
前記複数のバッファはそれぞれ、前記バッファデータが記憶された後、前記複数のバッファの数と同じ数のサイクル数が経過したときに前記バッファデータを消去し、
前記半導体メモリ装置は、前記バッファに記憶されている前記書込み先バンクアドレスおよび前記書込み先カラムアドレスと、前記マスクライト処理の対象データの書込み先アドレスと、が一致するアドレス一致バッファが存在する場合、前記アドレス一致バッファから読み出した前記書込データを利用して前記マスクライト処理を実行し、
前記アドレス一致バッファが存在しない場合、前記書込み先アドレスが示すバンクが有する前記センスアンプから読み出した前記書込データを利用して、前記マスクライト処理を実行する、
半導体メモリ装置。

発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体メモリ装置に関する。
続きを表示（約 2,400 文字）【背景技術】
【０００２】
半導体メモリ装置としては、例えば、ＥＣＣ（Error Check and Correct）機能を備え自律してデータのエラー訂正処理を行うＤＲＡＭ（Dynamic Random Access Memory）が用いられることがある。また、ＥＣＣ機能を備えるＤＲＡＭであって、半導体メモリ装置へのデータ書き込みの際に、データの一部のみを書き換えるマスクライト処理が可能であるＤＲＡＭが知られている（特許文献１）。特許文献１に記載の半導体メモリ装置では、データ書き込み対象となるバンクが互いに異なる複数のマスクライト処理をパイプライン処理させることにより、半導体メモリ装置のデータ処理性能の低下を抑制している。
【先行技術文献】
【特許文献】
【０００３】
米国特許出願公開第２０２２／０２４５０３１Ａ１号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、アクセス対象となるバンクが互いに同じである複数のマスクライト処理を連続して実行する場合には、先の一連の処理が終了した後でなければ次のマスクライト処理を実行できず、データ処理性能が低下するという問題がある。
【課題を解決するための手段】
【０００５】
本開示は、以下の形態として実現することが可能である。
【０００６】
本開示の一形態によれば、（１００、１００Ａ）が提供される。この半導体メモリ装置は、予め設定されたデータアクセス単位よりも小さいデータ長のデータの書き換えを行うマスクライト処理を実行可能である半導体メモリ装置（１００、１００Ａ）であって、書込データが記録されるデータ記録部（３０）と、前記書込データに対応したエラー訂正コードが記録されるＥＣＣコード記録部（４０）と、を有する複数のバンク（Ｂ０～Ｂ７）と、前記複数のバンクのそれぞれに設けられて、各前記バンクに対するデータの読み書きを行うセンスアンプ（ＳＡ）と、前記エラー訂正コードを生成するＥＣＣコード生成部（２２）と、前記エラー訂正コードを用いてデータのエラー訂正を行うエラー訂正部（２１）と、各前記センスアンプと前記エラー訂正部とを接続し、各前記センスアンプから出力されたデータを前記エラー訂正部へ伝送する第１バス（ＭＲＢ、ＲＲ、ＬＲＢ）と、前記ＥＣＣコード生成部と各前記センスアンプとを接続し、前記ＥＣＣコード生成部から出力されたデータを各前記センスアンプへ伝送する第２バス（ＭＷＢ、ＷＲ、ＬＷＢ）と、を備える。
【０００７】
この形態の制御装置によれば、第１バスと第２バスとを備えるので、同一のバンクにおいて、センスアンプからエラー訂正部へのデータの出力と、ＥＣＣコード生成部からセンスアンプへのデータの入力とを並列して実行できる。このため、データ書き込み対象となるバンクが互いに同じである複数のマスクライト処理を連続して実行する場合であっても、アクセス対象となるカラムが互いに異なれば、先のマスクライト処理の終了を待たずに次のマスクライト処理を並列して実行でき、データ処理性能の低下を抑制できる。
【図面の簡単な説明】
【０００８】
第１実施形態の半導体メモリ装置の概略構成を示す説明図である。
第１実施形態のマスクライト処理の手順を示すフローチャートである。
第１実施形態のマスクライト処理の手順を示すフローチャートである。
第１実施形態の半導体メモリ装置における動作の一例を示すタイミングチャートである。
第２実施形態の半導体メモリ装置の概略構成を示す説明図である。
第２実施形態のマスクライト処理の手順を示すフローチャートである。
第２実施形態のマスクライト処理の手順を示すフローチャートである。
第２実施形態のマスクライト処理の手順を示すフローチャートである。
第２実施形態の半導体メモリ装置における動作の一例を示すタイミングチャートである。
【発明を実施するための形態】
【０００９】
Ａ．第１実施形態：
Ａ－１．装置構成：
本実施形態の半導体メモリ装置１００は、ＣＰＵやＧＰＵ（Graphics Processing Unit）等の演算装置２００から受けた要求に応じて、データの読み書きを行う。本実施形態では、半導体メモリ装置１００は、ＬＰＤＤＲ４（Low Power DDR4）として構成されており、通常のデータ書き込みを行うライト処理に加えてマスクライト処理を実行可能に構成されている。「マスクライト処理」は、半導体メモリ装置１００の仕様として予め設定されたデータアクセス単位で読み出したデータの一部を、当該アクセス単位よりも小さいデータ長の新たに入力されたデータで書き換えて再び書き戻す処理である。なお、以下の説明において、演算装置２００から発行される、マスクライト処理を要求するコマンドを「マスクライトコマンド」とも呼ぶ。
【００１０】
以下の説明において、データアクセス単位よりも小さいデータ長のデータを「マスクデータ」とも呼ぶ。また、マスクデータによりデータの一部が書き換えられるデータを「書換対象データ」とも呼ぶ。また、書換対象データのうち、マスクデータによって書き換えられるビット列を「書換対象部分」とも呼ぶ。本実施形態では、マスクデータは、書換対象データが保持された記憶領域のアドレスを示すアドレス情報、および、書換対象データのうち、いずれのビット列を書換対象部分とするかを示す情報を含む。
（【００１１】以降は省略されています）

関連特許