特許ウォッチ

公開番号2024115311
公報種別公開特許公報(A)
公開日2024-08-26
出願番号2023020942
出願日2023-02-14
発明の名称メモリシステム
出願人キオクシア株式会社
代理人弁理士法人鈴榮特許綜合事務所
主分類G06F 12/00 20060101AFI20240819BHJP(計算;計数)
要約【課題】高精度に読出し電圧を推定する。
【解決手段】一実施形態のメモリシステムは、各々が複数のメモリセルを含む複数のブロックを含む不揮発性メモリと、第1ブロック内の第1メモリセルから第1読出し電圧を用いてデータを読み出す第1読出し処理、及び第1ブロック内の第2メモリセルから第2読出し電圧を用いてデータを読み出す第2読出し処理を実行するメモリコントローラと、を備える。メモリコントローラは、第1条件が満たされると、第1読出し電圧及び第2読出し電圧の差を第1値に維持し、第1読出し電圧及び第2読出し電圧をいずれも変更し、第1条件が満たされた後に第2条件が満たされると、第1読出し電圧及び第2読出し電圧の差を第1値から第1値と異なる第2値に変更し、第1読出し電圧及び第2読出し電圧の少なくとも一方を変更するように構成される。
【選択図】図14

特許請求の範囲【請求項１】
各々が複数のメモリセルを含む複数のブロックを含む不揮発性メモリと、
第１ブロック内の第１メモリセルから第１読出し電圧を用いてデータを読み出す第１読出し処理、及び前記第１ブロック内の第２メモリセルから第２読出し電圧を用いてデータを読み出す第２読出し処理を実行するメモリコントローラと、
を備え、
前記メモリコントローラは、
第１条件が満たされると、前記第１読出し電圧及び前記第２読出し電圧の差を第１値に維持し、前記第１読出し電圧及び前記第２読出し電圧をいずれも変更し、
前記第１条件が満たされた後に第２条件が満たされると、前記第１読出し電圧及び前記第２読出し電圧の差を前記第１値から前記第１値と異なる第２値に変更し、前記第１読出し電圧及び前記第２読出し電圧の少なくとも一方を変更する
ように構成される、
メモリシステム。
続きを表示（約 1,800 文字）【請求項２】
第１メモリセル及び第２メモリセルを含む第１ブロック、並びに第３メモリセル及び第４メモリセルを含む第２ブロックを含む不揮発性メモリと、
前記第１メモリセルから第１読出し電圧を用いてデータを読み出す第１読出し処理、前記第２メモリセルから第２読出し電圧を用いてデータを読み出す第２読出し処理、前記第３メモリセルから第３読出し電圧を用いてデータを読み出す第３読出し処理、前記第４メモリセルから第４読出し電圧を用いてデータを読み出す第４読出し処理を実行するメモリコントローラと、
を備え、
前記メモリコントローラは、
前記第１読出し電圧及び前記第２読出し電圧の差を第１値から前記第１値と異なる第２値に変更し、前記第１読出し電圧及び前記第２読出し電圧の少なくとも一方を変更し、
前記第３読出し電圧及び前記第４読出し電圧の差を第３値から前記第３値と異なる第４値に変更し、前記第３読出し電圧及び前記第４読出し電圧の少なくとも一方を変更する
ように構成され、
前記第１値と前記第２値との差は、前記第３値と前記第４値との差と異なる、
メモリシステム。
【請求項３】
前記メモリコントローラは、前記第１読出し電圧及び前記第２読出し電圧の少なくとも一方を変更することと、前記第３読出し電圧及び前記第４読出し電圧の少なくとも一方を変更することとを、独立に実行するように構成される、
請求項２記載のメモリシステム。
【請求項４】
前記メモリコントローラは、
第１条件が満たされると、前記第１読出し電圧及び前記第２読出し電圧の差を前記第１値に維持し、前記第１読出し電圧及び前記第２読出し電圧をいずれも変更し、
前記第１条件が満たされた後に第２条件が満たされると、前記第１読出し電圧及び前記第２読出し電圧の差を前記第１値から前記第２値に変更し、前記第１読出し電圧及び前記第２読出し電圧の少なくとも一方を変更する
ように構成される、
請求項２記載のメモリシステム。
【請求項５】
前記メモリコントローラは、前記第１読出し電圧及び前記第２読出し電圧のいずれも変更することと、前記第３読出し電圧及び前記第４読出し電圧のいずれも変更することとを、独立に実行するように構成される、
請求項４記載のメモリシステム。
【請求項６】
前記第１条件は、前記第１メモリセル及び前記第２メモリセルにデータが書き込まれてから第１期間が経過することを含む、
請求項１又は請求項４記載のメモリシステム。
【請求項７】
前記第２条件は、
前記第１メモリセル及び前記第２メモリセルにデータが書き込まれてから前記第１期間より長い第２期間が経過すること、又は
前記差を前記第１値に維持し、前記第１読出し電圧及び前記第２読出し電圧がいずれも変更された後に、前記第１ブロックからデータが読み出されること、又は
前記差を前記第１値に維持し、前記第１読出し電圧及び前記第２読出し電圧がいずれも変更された後に、前記第１ブロックから第１閾値以上のフェイルビットを含むデータが読み出されること、
を含む、
請求項６記載のメモリシステム。
【請求項８】
前記第１条件は、前記メモリコントローラが外部のホストからの命令に依らずに前記第１読出し処理を実行することを含む、
請求項１又は請求項４記載のメモリシステム。
【請求項９】
前記第２条件は、
前記差を前記第１値に維持し、前記第１読出し電圧及び前記第２読出し電圧がいずれも変更された後に、前記第１ブロックからデータが読み出されること、又は
前記差を前記第１値に維持し、前記第１読出し電圧及び前記第２読出し電圧がいずれも変更された後に、前記第１ブロックから第１閾値以上のフェイルビットを含むデータが読み出されること、
を含む、
請求項８記載のメモリシステム。
【請求項１０】
前記第１条件は、前記第１ブロックから第２閾値以上のフェイルビットを含むデータが読み出されることを含む、
請求項１又は請求項４記載のメモリシステム。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
実施形態は、メモリシステムに関する。
続きを表示（約 2,100 文字）【背景技術】
【０００２】
不揮発性メモリとしてのＮＡＮＤフラッシュメモリと、不揮発性メモリを制御するメモリコントローラと、を含むメモリシステムが知られている。メモリコントローラは、不揮発性メモリからフェイルビット数の少ないデータを読み出すための適切な読出し電圧を算出する機能を有する。
【先行技術文献】
【特許文献】
【０００３】
米国特許出願公開第２０２２／０２９３２０４号明細書
米国特許出願公開第２０２１／０３５７２８９号明細書
米国特許出願公開第２０２２／００２７０８３号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００４】
適切な読出し電圧を算出する。
【課題を解決するための手段】
【０００５】
実施形態のメモリシステムは、各々が複数のメモリセルを含む複数のブロックを含む不揮発性メモリと、第１ブロック内の第１メモリセルから第１読出し電圧を用いてデータを読み出す第１読出し処理、及び上記第１ブロック内の第２メモリセルから第２読出し電圧を用いてデータを読み出す第２読出し処理を実行するメモリコントローラと、を備える。上記メモリコントローラは、第１条件が満たされると、上記第１読出し電圧及び上記第２読出し電圧の差を第１値に維持し、上記第１読出し電圧及び上記第２読出し電圧をいずれも変更し、上記第１条件が満たされた後に第２条件が満たされると、上記第１読出し電圧及び上記第２読出し電圧の差を上記第１値から上記第１値と異なる第２値に変更し、上記第１読出し電圧及び上記第２読出し電圧の少なくとも一方を変更するように構成される。
【図面の簡単な説明】
【０００６】
第１実施形態に係る情報処理システムの構成の一例を示すブロック図。
第１実施形態に係るメモリバスで用いられる信号の一例を示すブロック図。
第１実施形態に係る不揮発性メモリの構成の一例を示す回路図。
第１実施形態に係る複数のメモリセルトランジスタの閾値電圧分布の一例を示す図。
第１実施形態に係るメモリシステムに記憶される補正量情報の構成の一例を示す図。
第１実施形態に係るメモリシステムに記憶されるオフセット情報の構成の一例を示す図。
第１実施形態に係るメモリシステムにおける読出し処理で適用される読出し電圧の一例を示す図。
第１実施形態に係るメモリシステムにおける補正量適用処理の一例を示すフローチャート。
第１実施形態に係るメモリシステムにおける補正量算出処理に適用される第１方式の一例を示す図。
第１実施形態に係るメモリシステムにおける補正量算出処理に適用される第２方式の一例を示す図。
第１実施形態に係るメモリシステムにおける補正量適用処理の発動条件の組合せの一例を示す図。
第１実施形態に係るメモリシステムにおけるオフセットテーブル抽出処理の一例を示すフローチャート。
第１実施形態に係るメモリシステムにおける補正量適用処理で適用される補正量の推移の第１例を示す図。
第１実施形態に係るメモリシステムにおける補正量適用処理で適用される補正量の推移の第２例を示す図。
第１実施形態に係るメモリシステムにおける補正量適用処理で適用される補正量の推移の第３例を示す図。
第１実施形態に係るメモリシステムにおける補正量適用処理で適用される補正量の推移の第４例を示す図。
第１実施形態の変形例に係るメモリシステムにおけるオフセットテーブル抽出処理の一例を示すフローチャート。
第２実施形態に係るメモリシステムにおけるオフセットテーブル抽出処理の一例を示すフローチャート。
第２実施形態の変形例に係るメモリシステムにおけるオフセットテーブルマージ処理の一例を示すフローチャート。
【発明を実施するための形態】
【０００７】
以下、図面を参照して実施形態について説明する。なお、以下の説明において、同一の機能及び構成を有する構成要素については、共通する参照符号を付す。また、共通する参照符号を有する複数の構成要素を区別する場合、当該共通する参照符号に添え字を付して区別する。なお、複数の構成要素について特に区別を要さない場合、当該複数の構成要素には、共通する参照符号のみが付され、添え字は付さない。
【０００８】
１．第１実施形態
１．１構成
１．１．１情報処理システム
第１実施形態に係る情報処理システムの構成について説明する。
【０００９】
図１は、第１実施形態に係る情報処理システムの構成の一例を示すブロック図である。図１に示すように、情報処理システム１は、ホスト２及びメモリシステム３を含む。
【００１０】
ホスト２は、メモリシステム３を使用してデータを処理するデータ処理装置である。ホスト２は、例えば、パーソナルコンピュータ又はデータセンタ内のサーバである。
（【００１１】以降は省略されています）

関連特許