特許ウォッチ

公開番号2024111809
公報種別公開特許公報(A)
公開日2024-08-19
出願番号2024002179
出願日2024-01-10
発明の名称半導体装置
出願人三星電子株式会社,Samsung Electronics Co.,Ltd.
代理人弁理士法人共生国際特許事務所
主分類H01L 21/8238 20060101AFI20240809BHJP(基本的電気素子)
要約【課題】電気的特性及び信頼性を向上させた半導体装置を提供する。
【解決手段】本発明の半導体装置100は、下部構造物、下部構造物上のバリア層170及びバリア層上の上部構造物と、を備える。下部構造物は、下部ソース/ドレイン領域150A、垂直方向に互いに離隔され、下部ソース/ドレイン領域間に配置されて下部ソース/ドレイン領域に接続される下部チャネル層140A及び第1方向に直交する第2方向に延び、下部チャネル層のそれぞれの下に配置される部分を含む下部ゲート構造物160Aと、を含み、上部構造物は、上部ソース/ドレイン領域150B、上部チャネル層140B及び上部チャネル層のそれぞれの上に配置される部分を含み、下部ゲート構造物に垂直に重なる上部ゲート構造物160Bを含み、下部チャネル層のうちの最上位の下部チャネル層144A及び上部チャネル層のうちの最下位の上部チャネル層141Bは、バリア層に接触する。
【選択図】図2a
特許請求の範囲【請求項１】
下部構造物と、
前記下部構造物上のバリア層と、
前記バリア層上の上部構造物と、を備え、
前記下部構造物は、
第１方向に互いに離隔される下部ソース／ドレイン領域と、
垂直方向に互いに離隔され、前記下部ソース／ドレイン領域間に配置されて前記下部ソース／ドレイン領域に接続される下部活性層と、
前記第１方向に直交する第２方向に延び、前記下部活性層のそれぞれの下に配置される部分を含む下部ゲート構造物と、を含み、
前記上部構造物は、
前記第１方向に互いに離隔され、前記下部ソース／ドレイン領域に垂直に重なる上部ソース／ドレイン領域と、
前記垂直方向に互いに離隔され、前記上部ソース／ドレイン領域間に配置されて前記上部ソース／ドレイン領域に接続され、前記下部活性層に垂直に重なる上部活性層と、
前記第２方向に延び、前記上部活性層のそれぞれの上に配置される部分を含み、前記下部ゲート構造物に垂直に重なる上部ゲート構造物と、を含み、
前記下部活性層のうちの最上位の下部活性層及び前記上部活性層のうちの最下位の上部活性層は、前記バリア層に接触することを特徴とする半導体装置。
続きを表示（約 1,500 文字）【請求項２】
前記下部活性層は、最下位の下部活性層、前記最上位の下部活性層、及び前記最下位の下部活性層と前記最上位の下部活性層との間に配置される一つ以上の第１下部活性層を含み、
前記上部活性層は、前記最下位の上部活性層、最上位の上部活性層、及び前記最下位の上部活性層と前記最上位の上部活性層との間に配置される一つ以上の第１上部活性層を含み、
前記第２方向で、前記下部ゲート構造物は、前記一つ以上の前記第１下部活性層及び前記最下位の下部活性層のそれぞれの下部面、上部面、及び側面を囲み、前記最上位の下部活性層の下部面及び側面を覆い、
前記第２方向で、前記上部ゲート構造物は、前記一つ以上の前記第１上部活性層及び前記最上位の上部活性層のそれぞれの下部面、上部面、及び側面を囲み、前記最下位の上部活性層の上部面及び側面を覆うことを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記上部ソース／ドレイン領域と前記下部ソース／ドレイン領域とは、互いに異なる導電型を有することを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記バリア層は、前記最上位の下部活性層及び前記最下位の上部活性層に接触する部分から前記上部ソース／ドレイン領域と前記下部ソース／ドレイン領域との間に延びる部分を更に含むことを特徴とする請求項１に記載の半導体装置。
【請求項５】
前記バリア層は、前記上部ソース／ドレイン領域及び前記下部ソース／ドレイン領域に接触し、
前記バリア層と前記上部ソース／ドレイン領域とが接触する面、又は前記バリア層と前記下部ソース／ドレイン領域とが接触する面の少なくとも一部は、（１１１）結晶配向を有することを特徴とする請求項４に記載の半導体装置。
【請求項６】
前記バリア層は、前記上部ソース／ドレイン領域及び前記下部ソース／ドレイン領域に接触し、
前記バリア層に前記下部ソース／ドレイン領域が接触する面の少なくとも一部及び前記バリア層に前記上部ソース／ドレイン領域が接触する面の少なくとも一部の少なくとも一つは、曲面形状を有することを特徴とする請求項４に記載の半導体装置。
【請求項７】
前記第１方向で、前記下部ゲート構造物と前記下部ソース／ドレイン領域との間又は前記上部ゲート構造物と前記上部ソース／ドレイン領域との間に配置される内部スペーサ層を更に含むことを特徴とする請求項１に記載の半導体装置。
【請求項８】
前記下部ソース／ドレイン領域の最下端は、前記下部ゲート構造物の最下面よりも低いレベルに配置されることを特徴とする請求項１に記載の半導体装置。
【請求項９】
前記下部活性層のそれぞれの下に配置される前記下部ゲート構造物の部分のうち、前記下部活性層のうちの最下位の下部活性層の下に配置される前記下部ゲート構造物の部分の厚さは、前記下部構造物の残りの部分のそれぞれの厚さよりも大きいことを特徴とする請求項１に記載の半導体装置。
【請求項１０】
前記上部ソース／ドレイン領域のそれぞれは、
前記バリア層上に配置され、前記上部活性層に接するように延び、第１濃度のゲルマニウム（Ｇｅ）を含む第１上部エピタキシャル層と、
前記第１上部エピタキシャル層上に配置され、前記第１濃度よりも高い第２濃度のゲルマニウム（Ｇｅ）を含む第２上部エピタキシャル層と、を含み、
前記第２上部エピタキシャル層は、前記第１上部エピタキシャル層によって前記バリア層及び前記上部活性層から離隔されることを特徴とする請求項１に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体装置に関する。
続きを表示（約 3,900 文字）【背景技術】
【０００２】
半導体装置の高集積化及び小型化の要求に応じて半導体素子のサイズも微細化されている。これにより、相補的電界効果トランジスタ（ｃｏｍｐｌｅｍｅｎｔａｒｙｆｉｅｌｄｅｆｆｅｃｔｔｒａｎｓｉｓｔｏｒ：ＣＦＥＴ）スタックなどの積層型トランジスタを含む半導体装置は、該当面積を該当非積層型装置の面積の１／２近くに減らすために導入されている。
【先行技術文献】
【特許文献】
【０００３】
特開２０２０－１００３６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明は、上記従来技術に鑑みてなされたものであって、本発明の目的は、電気的特性及び信頼性を向上させた半導体装置を提供することにある。
【課題を解決するための手段】
【０００５】
上記目的を達成するためになされた本発明の一態様による半導体装置は、下部構造物と、前記下部構造物上のバリア層と、前記バリア層上の上部構造物と、を備え、前記下部構造物は、第１方向に互いに離隔される下部ソース／ドレイン領域と、垂直方向に互いに離隔され、前記下部ソース／ドレイン領域間に配置されて前記下部ソース／ドレイン領域に接続される下部活性層と、前記第１方向に直交する第２方向に延び、前記下部活性層のそれぞれの下に配置される部分を含む下部ゲート構造物と、を含み、前記上部構造物は、前記第１方向に互いに離隔され、前記下部ソース／ドレイン領域に垂直に重なる上部ソース／ドレイン領域と、前記垂直方向に互いに離隔され、前記上部ソース／ドレイン領域間に配置されて前記上部ソース／ドレイン領域に接続され、前記下部活性層に垂直に重なる上部活性層と、前記第２方向に延び、前記上部活性層のそれぞれの上に配置される部分を含み、前記下部ゲート構造物に垂直に重なる上部ゲート構造物と、を含み、前記下部活性層のうちの最上位の下部活性層及び前記上部活性層のうちの最下位の上部活性層は、前記バリア層に接触する。
【０００６】
上記目的を達成するためになされた本発明の他の態様による半導体装置は、第１構造物と、前記第１構造物上のバリア層と、前記バリア層上の第２構造物と、を備え、前記第１構造物は、第１方向に互いに離隔される第１ソース／ドレイン領域と、垂直方向に互いに離隔され、前記第１ソース／ドレイン領域間に配置されて前記第１ソース／ドレイン領域に接続される第１チャネル層と、前記第１方向に直交する第２方向に延び、前記第１チャネル層のそれぞれの下に配置される部分を含む第１ゲート構造物と、を含み、前記第２構造物は、前記第１方向に互いに離隔される第２ソース／ドレイン領域と、前記垂直方向に互いに離隔され、前記第２ソース／ドレイン領域間に配置されて前記第２ソース／ドレイン領域に接続される第２チャネル層と、前記第２方向に延び、前記第２チャネル層のそれぞれの上に配置される部分を含む第２ゲート構造物と、を含み、前記バリア層は、前記第１チャネル層のうちの最上位の第１チャネル層と前記第２チャネル層のうちの最下位の第２チャネル層との間に配置された第１部分、及び前記第１部分から前記第１ソース／ドレイン領域と前記第２ソース／ドレイン領域との間に延びる第２部分を含み、前記第２部分の上部面及び下部面の少なくとも一つは、曲面形状を有する。
【０００７】
上記目的を達成するためになされた本発明の更に他の態様による半導体装置は、垂直方向に積層された下部チャネル層及び上部チャネル層と、第１レベルで互いに離隔される下部ソース／ドレイン領域と、前記第１レベルよりも高い第２レベルで互いに離隔される上部ソース／ドレイン領域と、前記下部ソース／ドレイン領域の間に配置され、垂直方向に互いに離隔される下部チャネル層と、前記上部ソース／ドレイン領域の間に配置され、前記垂直方向に互いに離隔される上部チャネル層と、前記下部チャネル層のうちの最上位の下部チャネル層と前記上部チャネル層のうちの最下位の上部チャネル層との間に配置され、前記下部ソース／ドレイン領域と前記上部ソース／ドレイン領域との間に配置されるバリア層と、前記バリア層下に配置され、前記下部チャネル層の少なくとも一つの上部面、側面、及び下部面を覆って延びる下部ゲート構造物と、前記バリア層上に配置され、前記上部チャネル層の少なくとも一つの上部面、側面、及び下部面を覆って延びる上部ゲート構造物と、前記下部ソース／ドレイン領域下に配置され、前記下部ソース／ドレイン領域に電気的に接続される下部コンタクト構造物と、前記上部ソース／ドレイン領域上に配置され、前記上部ソース／ドレイン領域に電気的に接続される上部コンタクト構造物を含む。
【発明の効果】
【０００８】
本発明の半導体装置によれば、下部構造物と上部構造物との間にバリア層を配置することで、下部ソース／ドレイン領域と上部ソース／ドレイン領域とを分離して、下部ソース／ドレイン領域と上部ソース／ドレイン領域とが互いに異なる導電型を有することができる。これにより、上部コンタクト構造物は上部ソース／ドレイン領域の上面に接触し、下部コンタクト構造物は下部ソース／ドレイン領域の下面に接触するようにすることで、高集積化された半導体装置を提供することができる。
本発明の多様でありながらも有意義な利点及び効果は、上述した内容に限定されず、本発明の具体的な実施形態を説明する過程でより容易に理解される。
【図面の簡単な説明】
【０００９】
一実施形態による半導体装置を示す平面図である。
一実施形態による半導体装置の第１例を示す断面図である。
一実施形態による半導体装置の第１例を示す断面図である。
一実施形態による半導体装置の第２例を示す断面図である。
一実施形態による半導体装置の第２例を示す断面図である。
一実施形態による半導体装置の第３例を示す断面図である。
一実施形態による半導体装置の第４例を示す断面図である。
一実施形態による半導体装置の第５例を示す断面図である。
一実施形態による半導体装置の第６例を示す断面図である。
一実施形態による半導体装置の第７例を示す断面図である。
一実施形態による半導体装置の第８例を示す断面図である。
一実施形態による半導体装置の製造方法を説明するための工程手順に従って示した断面図である。
一実施形態による半導体装置の製造方法を説明するための工程手順に従って示した断面図である。
一実施形態による半導体装置の製造方法を説明するための工程手順に従って示した断面図である。
一実施形態による半導体装置の製造方法を説明するための工程手順に従って示した断面図である。
一実施形態による半導体装置の製造方法を説明するための工程手順に従って示した断面図である。
一実施形態による半導体装置の製造方法を説明するための工程手順に従って示した断面図である。
一実施形態による半導体装置の製造方法を説明するための工程手順に従って示した断面図である。
一実施形態による半導体装置の製造方法を説明するための工程手順に従って示した断面図である。
一実施形態による半導体装置の製造方法を説明するための工程手順に従って示した断面図である。
一実施形態による半導体装置の製造方法を説明するための工程手順に従って示した断面図である。
一実施形態による半導体装置の製造方法を説明するための工程手順に従って示した断面図である。
一実施形態による半導体装置の製造方法を説明するための工程手順に従って示した断面図である。
一実施形態による半導体装置の製造方法を説明するための工程手順に従って示した断面図である。
一実施形態による半導体装置の製造方法を説明するための工程手順に従って示した断面図である。
一実施形態による半導体装置の製造方法を説明するための工程手順に従って示した断面図である。
一実施形態による半導体装置の製造方法を説明するための工程手順に従って示した断面図である。
一実施形態による半導体装置の製造方法を説明するための工程手順に従って示した断面図である。
一実施形態による半導体装置の製造方法を説明するための工程手順に従って示した断面図である。
一実施形態による半導体装置の製造方法を説明するための工程手順に従って示した断面図である。
一実施形態による半導体装置の製造方法を説明するための工程手順に従って示した断面図である。
一実施形態による半導体装置の製造方法を説明するための工程手順に従って示した断面図である。
一実施形態による半導体装置の製造方法を説明するための工程手順に従って示した断面図である。
【発明を実施するための形態】
【００１０】
以下、本発明を実施するための形態の具体例を、図面を参照しながら詳細に説明する。以下において、「上」、「上部」、「上面」、「下」、「下部」、「下面」、「側面」等の用語は図面符号で表記されて別途に称される場合を除き、図面を基準として称するものと理解される。
（【００１１】以降は省略されています）

関連特許