特許ウォッチ

公開番号2024089848
公報種別公開特許公報(A)
公開日2024-07-04
出願番号2022205332
出願日2022-12-22
発明の名称半導体装置、半導体回路、及び、半導体装置の制御方法
出願人三菱電機株式会社
代理人個人,個人
主分類H01L 21/336 20060101AFI20240627BHJP(基本的電気素子)
要約【課題】半導体装置のオン抵抗を低減可能な技術を提供することを目的とする。
【解決手段】半導体装置は、第2半導体層の一部上に第1絶縁膜を介して設けられた第1導電部と、第3半導体層の一部上に第2絶縁膜を介して設けられた第2導電部と、第1主電極と、第2主電極とを備える。第1導電部及び第2導電部の一方にオン制御信号が入力された場合に、第1主電極と第2主電極との間がバイポーラ動作で導通し、第1導電部及び第2導電部の両方にオン制御信号が入力された場合に、第1主電極と第2主電極との間がユニポーラ動作で導通する。
【選択図】図1
特許請求の範囲【請求項１】
材質が、第１導電型の半導体または絶縁体である下地層と、
前記下地層上に設けられた第２導電型の第１半導体層と、
前記第１半導体層の上部に互いに離間して設けられた、第１導電型の第２半導体層及び第１導電型の第３半導体層と、
前記第２半導体層の上部に設けられ、前記第１半導体層との間に前記第２半導体層の一部を挟む、第２導電型の第４半導体層と、
前記第３半導体層の上部に設けられ、前記第１半導体層との間に前記第３半導体層の一部を挟む、第２導電型の第５半導体層と、
前記第２半導体層と前記第３半導体層との間の前記第１半導体層の上部に設けられた絶縁層と、
前記第２半導体層の前記一部上に第１絶縁膜を介して設けられた第１導電部と、
前記第３半導体層の前記一部上に第２絶縁膜を介して設けられた第２導電部と、
前記第２半導体層及び前記第４半導体層と電気的に接続された第１主電極と、
前記第３半導体層及び前記第５半導体層と電気的に接続された第２主電極と
を備え、
前記第１導電部及び前記第２導電部の一方にオン制御信号が入力された場合に、前記第１主電極と前記第２主電極との間がバイポーラ動作で導通し、
前記第１導電部及び前記第２導電部の両方に前記オン制御信号が入力された場合に、前記第１主電極と前記第２主電極との間がユニポーラ動作で導通する、半導体装置。
続きを表示（約 1,200 文字）【請求項２】
請求項１に記載の半導体装置であって、
前記下地層の前記材質は絶縁体である、半導体装置。
【請求項３】
請求項２に記載の半導体装置であって、
前記第３半導体層の下部が前記下地層と接続されている、半導体装置。
【請求項４】
請求項１から請求項３のうちのいずれか１項に記載の半導体装置であって、
平面視において、前記第５半導体層は、前記第１半導体層と前記第３半導体層との境界線に沿って断続的に設けられている、半導体装置。
【請求項５】
請求項１から請求項３のうちのいずれか１項に記載の半導体装置であって、
前記第２半導体層下方、かつ、前記下地層と前記第１半導体層との界面に設けられた第２導電型の第６半導体層をさらに備え、
前記第６半導体層の第２導電型の不純物濃度が、前記第１半導体層の第２導電型の不純物濃度よりも高く、
平面視において、前記第６半導体層と前記第２主電極との間の距離が、前記第２半導体層と前記第２主電極との間の距離よりも大きい、半導体装置。
【請求項６】
請求項１から請求項３のうちのいずれか１項に記載の半導体装置であって、
前記絶縁層直下に設けられた第２導電型の第７半導体層をさらに備え、
前記第７半導体層の第２導電型の不純物濃度が、前記第１半導体層の第２導電型の不純物濃度よりも高い、半導体装置。
【請求項７】
請求項１から請求項３のうちのいずれか１項に記載の半導体装置であって、
前記第１絶縁膜のほうが前記第２絶縁膜よりも縦方向の厚さが薄い、半導体装置。
【請求項８】
請求項１から請求項３のうちのいずれか１項に記載の半導体装置であって、
前記絶縁層直下に設けられた第１導電型の第８半導体層をさらに備え、
前記第８半導体層の縦方向の厚さ及び不純物濃度が、それぞれｔ及びＮである場合に、Ｎ×ｔ＜６．９×１０
１１
ｃｍ
－２
が成り立つ、半導体装置。
【請求項９】
請求項１から請求項３のうちのいずれか１項に記載の半導体装置であって、
前記絶縁層下方の前記第１半導体層の内部に設けられた第１導電型の第９半導体層をさらに備え、
前記第９半導体層の縦方向の厚さ及び不純物濃度が、それぞれｔ及びＮである場合に、１／２×Ｎ×ｔ＜６．９×１０
１１
ｃｍ
－２
が成り立つ、半導体装置。
【請求項１０】
請求項１から請求項３のうちのいずれか１項に記載の半導体装置と、
前記半導体装置と電気的に接続されたブートストラップコンデンサと
を備える、半導体回路。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置、半導体回路、及び、半導体装置の制御方法に関する。
続きを表示（約 2,500 文字）【背景技術】
【０００２】
電源を追加せずに、ＨＶＩＣ（High Voltage IC）に駆動電力を供給する手段として、外付けＢＳＤ（ブートストラップダイオード）とキャパシタとを組み合わせたブートストラップ回路がよく用いられる。近年、外付けＢＳＤの代わりに、ＨＶＩＣ内部の耐圧保持領域にＢＳＤ機能を持たせたＢＳＤ内蔵半導体装置を用いることが提案されている（例えば非特許文献１）。このような構成によれば、外付けＢＳＤを設ける必要がなくなるので、部品点数の削減と、設計の容易化とが可能となる。
【先行技術文献】
【非特許文献】
【０００３】
ＹｏＨａｂｕ，ｅｔａｌ，“Ｂｕｉｌｔ－ｉｎＢｏｏｔＳｔｒａｐＤｉｏｄｅＦｕｎｃｔｉｏｎＨａｌｆ－ｂｒｉｄｇｅＤｒｉｖｅｒＨｉｇｈＶｏｌｔａｇｅ（６００Ｖ）”，三菱電機技報，三菱電機株式会社，２０２２年３月，Ｖｏｌ．９６，Ｎｏ．３，Ｐ．１５６－Ｐ．１５９
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来のユニポーラ動作を行うＢＳＤ内蔵半導体装置では、高耐圧を維持するための耐圧保持領域となるＮ型拡散層が完全空乏化する必要があるので、Ｎ型拡散層の不純物濃度が制限される。その結果、オン抵抗を低減し難いという問題があった。また、そのようなＢＳＤ内蔵半導体装置において、オン抵抗を低減するために、ＢＳＤ内蔵半導体装置の面方向の長さを長くすると、チップ面積及び装置のサイズが増大してしまうという別の問題が生じる。
【０００５】
そこで、本開示は、上記のような問題点に鑑みてなされたものであり、半導体装置のオン抵抗を低減可能な技術を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本開示に係る半導体装置は、材質が、第１導電型の半導体または絶縁体である下地層と、前記下地層上に設けられた第２導電型の第１半導体層と、前記第１半導体層の上部に互いに離間して設けられた、第１導電型の第２半導体層及び第１導電型の第３半導体層と、前記第２半導体層の上部に設けられ、前記第１半導体層との間に前記第２半導体層の一部を挟む、第２導電型の第４半導体層と、前記第３半導体層の上部に設けられ、前記第１半導体層との間に前記第３半導体層の一部を挟む、第２導電型の第５半導体層と、前記第２半導体層と前記第３半導体層との間の前記第１半導体層の上部に設けられた絶縁層と、前記第２半導体層の前記一部上に第１絶縁膜を介して設けられた第１導電部と、前記第３半導体層の前記一部上に第２絶縁膜を介して設けられた第２導電部と、前記第２半導体層及び前記第４半導体層と電気的に接続された第１主電極と、前記第３半導体層及び前記第５半導体層と電気的に接続された第２主電極とを備え、前記第１導電部及び前記第２導電部の一方にオン制御信号が入力された場合に、前記第１主電極と前記第２主電極との間がバイポーラ動作で導通し、前記第１導電部及び前記第２導電部の両方に前記オン制御信号が入力された場合に、前記第１主電極と前記第２主電極との間がユニポーラ動作で導通する。
【発明の効果】
【０００７】
本開示によれば、第１導電部及び第２導電部の一方にオン制御信号が入力された場合に、第１主電極と第２主電極との間がバイポーラ動作で導通する。このような構成によれば、半導体装置のオン抵抗を低減することができる。
【図面の簡単な説明】
【０００８】
実施の形態１に係る半導体装置の構成を示す断面図である。
関連装置の構成を示す断面図である。
実施の形態１に係る制御信号の入力を示す図である。
実施の形態２に係る半導体装置の構成を示す断面図である。
実施の形態３に係る半導体装置の構成を示す断面図である。
実施の形態４に係る半導体装置の構成を示す断面図である。
実施の形態４に係る半導体装置の構成を示す斜視図である。
実施の形態５に係る半導体装置の構成を示す断面図である。
実施の形態６に係る半導体装置の構成を示す断面図である。
実施の形態７に係る半導体装置の構成を示す断面図である。
実施の形態８に係る半導体装置の構成を示す断面図である。
実施の形態９に係る半導体装置の構成を示す断面図である。
一般的なブートストラップ回路を含む半導体回路を示す回路図である。
実施の形態１０に係る半導体回路を示す回路図である。
実施の形態１１に係る半導体装置の制御方法を説明するための図である。
【発明を実施するための形態】
【０００９】
以下、添付される図面を参照しながら実施の形態について説明する。以下の各実施の形態で説明される特徴は例示であり、すべての特徴は必ずしも必須ではない。また、以下に示される説明では、複数の実施の形態において同様の構成要素には同じまたは類似する符号を付し、異なる構成要素について主に説明する。また、以下に記載される説明において、「上」、「下」、「左」、「右」、「表」または「裏」などの特定の位置及び方向は、実際の実施時の位置及び方向とは必ず一致しなくてもよい。また、ある部分が別部分よりも濃度が高いことは、例えば、ある部分の濃度の平均が、別部分の濃度の平均よりも高いことを意味するものとする。逆に、ある部分が別部分よりも濃度が低いことは、例えば、ある部分の濃度の平均が、別部分の濃度の平均よりも低いことを意味するものとする。また、以下では第１導電型がｐ型であり、第２導電型がｎ型であるとして説明するが、第１導電型がｎ型であり、第２導電型がｐ型であってもよい。
【００１０】
＜実施の形態１＞
図１は、本実施の形態１に係る半導体装置の構成を示す断面図である。図１の半導体装置は、ＢＳＤとして使用可能な横型高耐圧半導体装置である。
（【００１１】以降は省略されています）

関連特許