特許ウォッチ

公開番号2024089178
公報種別公開特許公報(A)
公開日2024-07-03
出願番号2022204378
出願日2022-12-21
発明の名称露光装置、露光方法、及び半導体装置の製造方法
出願人キオクシア株式会社
代理人弁理士法人鈴榮特許綜合事務所
主分類G03F 7/20 20060101AFI20240626BHJP(写真;映画;光波以外の波を使用する類似技術;電子写真;ホログラフイ)
要約【課題】半導体装置の歩留まりを改善する。
【解決手段】実施形態の露光装置は、基板を露光する。露光装置は、基板に配置された3つ以上のアライメントマークの計測結果に基づいて露光量を補正するように構成された制御装置を含む。制御装置は、計測結果に基づいて、互いに交差し且つ基板の面内と平行な第1方向及び第2方向のそれぞれの倍率成分を補正したアライメントを実行する。制御装置は、第1方向の倍率成分と第2方向の倍率成分との差の値に基づいて、露光量を補正する。
【選択図】図22
特許請求の範囲【請求項１】
基板を露光する露光装置であって、
前記基板に配置された３つ以上のアライメントマークの計測結果に基づいて露光量を補正するように構成された制御装置を備え、
前記制御装置は、
前記計測結果に基づいて、互いに交差し且つ前記基板の面内と平行な第１方向及び第２方向のそれぞれの倍率成分を補正したアライメントを実行し、
前記第１方向の倍率成分と前記第２方向の倍率成分との差の値に基づいて、前記露光量を補正する、
露光装置。
続きを表示（約 1,400 文字）【請求項２】
前記制御装置は、前記第１方向の倍率成分と前記第２方向の倍率成分との差が第１の値である場合に、前記露光量を第１の露光量に補正し、前記第１方向の倍率成分と前記第２方向の倍率成分との差が前記第１の値よりも大きい第２の値である場合に、前記露光量を前記第１の露光量よりも小さい第２の露光量に補正する、
請求項１に記載の露光装置。
【請求項３】
前記制御装置は、前記第１方向の倍率成分と前記第２方向の倍率成分との差が第１の値である場合に、前記露光量を第１の露光量に補正し、前記第１方向の倍率成分と前記第２方向の倍率成分との差が前記第１の値よりも大きい第２の値である場合に、前記露光量を前記第１の露光量よりも大きい第３の露光量に補正する、
請求項１に記載の露光装置。
【請求項４】
前記制御装置は、前記露光量を補正することによって、前記基板に形成されるラインアンドスペースパターンのスペース幅を変化させる、
請求項１に記載の露光装置。
【請求項５】
前記制御装置は、前記第１方向の倍率成分と前記第２方向の倍率成分との差と、基準値との差に基づいて、前記露光量を補正する、
請求項１に記載の露光装置。
【請求項６】
前記制御装置は、第１の工程における複数の基板のそれぞれの露光量及びアライメント結果と、前記第１の工程の後の第２の工程における前記複数の基板のそれぞれの露光量及びアライメント結果とに基づいて、前記３つ以上のアライメントマークの計測結果と、前記露光量の補正値との関係式を作成する、
請求項１に記載の露光装置。
【請求項７】
基板を露光する露光方法であって、
前記基板に配置された３つ以上のアライメントマークの計測結果に基づいて露光量を補正することと、
前記計測結果に基づいて、互いに交差し且つ前記基板の面内と平行な第１方向及び第２方向のそれぞれの倍率成分の重ね合わせずれを補正して露光位置を調整することと、を備え、
前記露光量の補正は、前記第１方向の倍率成分と前記第２方向の倍率成分との差の値に基づいている、
露光方法。
【請求項８】
前記露光量の補正では、
前記第１方向の倍率成分と前記第２方向の倍率成分との差が第１の値である場合に、前記露光量を第１の露光量に補正し、
前記第１方向の倍率成分と前記第２方向の倍率成分との差が前記第１の値よりも大きい第２の値である場合に、前記露光量を前記第１の露光量よりも小さい第２の露光量に補正する、
請求項７に記載の露光方法。
【請求項９】
前記露光量の補正では、
前記第１方向の倍率成分と前記第２方向の倍率成分との差が第１の値である場合に、前記露光量を第１の露光量に補正し、
前記第１方向の倍率成分と前記第２方向の倍率成分との差が前記第１の値よりも大きい第２の値である場合に、前記露光量を前記第１の露光量よりも大きい第３の露光量に補正する、
請求項７に記載の露光方法。
【請求項１０】
前記露光量の補正では、前記第１方向の倍率成分と前記第２方向の倍率成分との差と、基準値との差に基づいて前記露光量が補正される、
請求項７に記載の露光方法。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
実施形態は、露光装置、露光方法、及び半導体装置の製造方法に関する。
続きを表示（約 2,500 文字）【背景技術】
【０００２】
半導体回路基板を３次元に積層する３次元積層技術が知られている。
【先行技術文献】
【特許文献】
【０００３】
特開２０１２－２１６２６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
半導体装置の歩留まりを改善する。
【課題を解決するための手段】
【０００５】
実施形態の露光装置は、基板を露光する。露光装置は、基板に配置された３つ以上のアライメントマークの計測結果に基づいて露光量を補正するように構成された制御装置を含む。制御装置は、計測結果に基づいて、互いに交差し且つ基板の面内と平行な第１方向及び第２方向のそれぞれの倍率成分を補正したアライメントを実行する。制御装置は、第１方向の倍率成分と第２方向の倍率成分との差の値に基づいて、露光量を補正する。
【図面の簡単な説明】
【０００６】
実施形態に係るメモリデバイスの全体構成の一例を示すブロック図。
実施形態に係るメモリデバイスが備えるメモリセルアレイの回路構成の一例を示す回路図。
実施形態に係るメモリデバイスの構造の一例を示す斜視図。
実施形態に係るメモリデバイスが備えるメモリセルアレイの平面レイアウトの一例を示す平面図。
実施形態に係るメモリデバイスが備えるメモリセルアレイの断面構造の一例を示す断面図。
実施形態に係るメモリデバイスが備えるメモリピラーの断面構造の一例を示す、図５のＶＩ－ＶＩ線に沿った断面図。
実施形態に係るメモリデバイスの断面構造の一例を示す断面図。
実施形態に係るメモリデバイスが備える膜応力調整層の平面レイアウトの一例を示す平面図。
実施形態に係るメモリデバイスが備える膜応力調整層の断面構造の一例を示す、図８のＩＸ－ＩＸ線に沿った断面図。
実施形態に係る半導体製造システムの構成の一例を示すブロック図。
実施形態に係る露光装置の構成の一例を示すブロック図。
実施形態に係る接合装置の構成の一例を示すブロック図。
実施形態に係るサーバーの構成の一例を示すブロック図。
実施形態に係る半導体装置の製造方法の概要を示す概略図。
実施形態に係る半導体装置の製造工程で使用されるアライメントマークの配置の一例を示す模式図。
実施形態に係る半導体装置の製造工程で使用される露光装置及び接合装置におけるウエハ面内の重ね合わせずれ成分の補正性能の一例を示すテーブル。
ウエハの反り量ＸＹ差とウエハ倍率ＸＹ差との関係性の一例を示すグラフ。
実施形態に係る半導体装置の製造工程に含まれた膜応力調整層の形成工程の一例を示すフローチャート。
実施形態に係る半導体装置の膜応力調整層の形成時における構造の一例を示す概略図。
実施形態に係る半導体装置の膜応力調整層の形成時における構造の一例を示す概略図。
実施形態に係る半導体装置の膜応力調整層の形成時における構造の一例を示す概略図。
実施形態に係る露光装置の露光方法の一例を示すフローチャート。
実施形態に係る露光装置で使用される補正式の一例を示すグラフ。
実施形態に係る露光装置で使用される補正式の作成方法の一例を示すフローチャート。
実施形態に係る露光装置で使用される補正式の作成方法の具体例を示す概略図。
実施形態に係る半導体装置の膜応力調整層において収縮膜が使用された場合のウエハ倍率の変化の一例を示す概略図。
実施形態に係る半導体装置の膜応力調整層において膨張膜が使用された場合のウエハ倍率の変化の一例を示す概略図。
実施形態に係る半導体装置の製造方法におけるウエハ倍率の調整例を示す概略図。
【発明を実施するための形態】
【０００７】
以下に、実施形態について図面を参照して説明する。実施形態は、発明の技術的思想を具体化するための装置や方法を例示している。図面は、模式的又は概念的なものである。各図面の寸法や比率などは、必ずしも現実のものと同一とは限らない。構成の図示は、適宜省略されている。図面に付加されたハッチングは、構成要素の素材や特性とは必ずしも関連していない。略同一の機能及び構成を有する構成要素には、同一の符号が付加されている。参照符号に付加された数字などは、同じ参照符号により参照され、且つ類似した要素同士を区別するために使用される。
【０００８】
＜１＞半導体装置の具体例
本明細書における半導体装置は、それぞれに半導体回路が形成された２枚の半導体回路基板（ウエハ）が接合され、接合された半導体回路基板がチップ毎に分離されることにより形成される。このような接合構造を有する半導体装置としては、例えば、データを不揮発に記憶することが可能なメモリデバイスが挙げられる。以下に、半導体装置の具体例として、接合構造を有するメモリデバイスの構成の一例について説明する。
【０００９】
＜１－１＞メモリデバイス１０の全体構成
図１は、実施形態に係るメモリデバイス１０の全体構成の一例を示すブロック図である。図１に示すように、メモリデバイス１０は、例えば、メモリインターフェース（メモリＩ／Ｆ）１１、シーケンサ１２、メモリセルアレイ１３、ドライバモジュール１４、ロウデコーダモジュール１５、及びセンスアンプモジュール１６を含む。
【００１０】
メモリＩ／Ｆ１１は、チャネルＣＨを介して外部のメモリコントローラと接続されるハードウェアインターフェースである。メモリＩ／Ｆ１１は、メモリデバイス１０とメモリコントローラとの間のインターフェース規格に従った通信を行う。メモリＩ／Ｆ１１は、例えば、ＮＡＮＤインターフェース規格をサポートする。
（【００１１】以降は省略されています）

関連特許