特許ウォッチ

公開番号2024077426
公報種別公開特許公報(A)
公開日2024-06-07
出願番号2022189518
出願日2022-11-28
発明の名称プロセッサ及びプロセッサの制御方法
出願人株式会社Preferred Networks,国立大学法人神戸大学
代理人個人,個人
主分類G06F 9/30 20180101AFI20240531BHJP(計算;計数)
要約【課題】レジスタとアクセスレイテンシが一定でないメモリとの間でデータが移動される場合に、データの移動とデータが移動されるレジスタを使用する演算とをコアを使用する同期させる。
【解決手段】プロセッサは、演算命令を実行する演算器と、前記演算器で使用するデータを保持するレジスタと、データ移動命令に基づいて、第1メモリと前記レジスタとの間でデータを移動し、データの移動の完了情報を出力するデータ移動制御回路と、前記データ移動命令と前記データ移動命令に対応する演算命令とを含む命令列を受信し、前記データ移動命令を前記データ移動制御回路に出力し、前記完了情報の出力後に演算命令を前記演算器に発行する命令分配回路と、を有する。
【選択図】図1
特許請求の範囲【請求項１】
演算命令を実行する演算器と、
前記演算器で使用するデータを保持するレジスタと、
データ移動命令に基づいて、第１メモリと前記レジスタとの間でデータを移動し、データの移動の完了情報を出力するデータ移動制御回路と、
前記データ移動命令と前記データ移動命令に対応する演算命令とを含む命令列を受信し、前記データ移動命令を前記データ移動制御回路に出力し、前記完了情報の出力後に前記演算命令を前記演算器に発行する命令分配回路と、
を有するプロセッサ。
続きを表示（約 1,200 文字）【請求項２】
前記命令分配回路が受信する命令列は、互いに対応する前記データ移動命令とウェイト命令と前記演算命令とを含み、
前記命令分配回路は、前記ウェイト命令に続く１以上の前記演算命令の前記演算器への発行を、対応する前記完了情報が出力されるまで抑止する、
請求項１に記載のプロセッサ。
【請求項３】
前記命令分配回路は、前記データ移動命令と前記ウェイト命令との間にある演算命令を抑止することなく前記演算器に発行する、
請求項２に記載のプロセッサ。
【請求項４】
前記データ移動命令及び前記ウェイト命令は、前記データ移動命令及び前記ウェイト命令を対応付ける識別情報を含む、
請求項２に記載のプロセッサ。
【請求項５】
アクセスレイテンシが一定の第２メモリを有し、
前記第１メモリはアクセスレイテンシが一定ではなく、
前記データ移動制御回路は、前記データ移動命令に基づいて、前記第１メモリ又は前記第２メモリに対するデータの移動を制御し、
前記データ移動命令は、前記第１メモリと前記レジスタとの間でデータを移動する命令、前記第２メモリと前記レジスタとの間でデータを移動する命令、又は、前記第１メモリと前記第２メモリとの間でデータを移動する命令のいずれかである、
請求項１ないし請求項４のいずれか１項に記載のプロセッサ。
【請求項６】
ネットワークとの通信を制御するネットワークインタフェースを有し、
前記第１メモリはアクセスレイテンシが一定ではなく、
前記第１メモリは、前記ネットワークに配置される
請求項１ないし請求項４のいずれか１項に記載のプロセッサ。
【請求項７】
前記データ移動命令は、データの移動量を示す移動量情報を含む
請求項１ないし請求項４のいずれか１項に記載のプロセッサ。
【請求項８】
前記完了情報の受信に基づいて、前記完了情報に対応する演算命令の発行を許可する許可情報を前記命令分配回路に出力するデータ移動同期回路を有し、
前記命令分配回路は、前記許可情報の受信に基づいて前記許可情報に対応する演算命令を前記演算器に発行する、
請求項１ないし請求項４のいずれか１項に記載のプロセッサ。
【請求項９】
演算命令を実行する演算器と、前記演算器で使用するデータを保持するレジスタとを有するプロセッサの制御方法であって、
前記プロセッサが有するデータ移動制御回路が、データ移動命令に基づいて、第１メモリと前記レジスタとの間でデータを移動し、データの移動の完了情報を出力し、
前記プロセッサが有する命令分配回路が、前記データ移動命令と前記データ移動命令に対応する演算命令とを含む命令列を受信し、前記データ移動命令を前記データ移動制御回路に出力し、前記完了情報の出力後に演算命令を前記演算器に発行する
プロセッサの制御方法。

発明の詳細な説明【技術分野】
【０００１】
本開示は、プロセッサ及びプロセッサの制御方法に関する。
続きを表示（約 1,800 文字）【背景技術】
【０００２】
例えば、プロセッサは、ロード命令等のデータ移動命令に基づいてメモリから読み出したデータをレジスタに格納する。プロセッサは、レジスタに格納したデータを使用して演算命令に基づく演算を実行し、演算結果をレジスタに格納する。演算結果を保持しておく場合、又は、演算結果を他のプロセッサ又は他のプロセッサのコアで使用する場合、演算結果は、データ移動命令によりレジスタからメモリ等に待避される。
【０００３】
アクセスレイテンシが一定のメモリに保持されたデータをレジスタに読み出して演算を実行する場合、データ移動命令の発行から演算命令の発行までに必要なサイクル数は一定である。このため、命令をコンパイルするコンパイラは、データ移動命令と演算命令との間で同期が取れる命令列を生成可能である。
【０００４】
一方、アクセスレイテンシが一定でないメモリに保持されたデータをレジスタに読み出して演算を実行する場合、データ移動命令の発行から演算命令の発行までに必要なサイクル数は、データ移動命令の発行毎に異なるおそれがある。この場合、コンパイラは、データ移動命令と演算命令との間で同期が取れる命令列を生成できない。
【０００５】
例えば、データを移動するＤＭＡ（Direct Memory Access）機能を起動する命令と、データの移動の完了を検出する命令とを、演算命令とともに命令列に記述することで、命令を実行するコアは、データの移動と演算の実行との同期を取ることができる。しかしながら、コアが実行する命令により同期を取る場合、演算の処理性能が低下する。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本開示では、アクセスレイテンシが一定でないメモリに対するデータ移動命令と、データが移動されるレジスタを使用する演算命令とをコアを使用することなく同期させる。
【課題を解決するための手段】
【０００７】
本発明の実施形態のプロセッサは、演算命令を実行する演算器と、前記演算器で使用するデータを保持するレジスタと、データ移動命令に基づいて、第１メモリと前記レジスタとの間でデータを移動し、データの移動の完了情報を出力するデータ移動制御回路と、前記データ移動命令と前記データ移動命令に対応する演算命令とを含む命令列を受信し、前記データ移動命令を前記データ移動制御回路に出力し、前記完了情報の出力後に前記演算命令を前記演算器に発行する命令分配回路と、を有する。
【図面の簡単な説明】
【０００８】
本発明の一実施形態におけるプロセッサの構成の一例を示すブロック図である。
図１のプロセッサ及び外部メモリが搭載されるボードの一例を示すブロック図である。
図１のプロセッサが実行する命令列の例を示す図である。
図１のプロセッサが実行する命令列の別の例を示す図である。
他のプロセッサによるデータ移動命令と演算命令との同期制御の例を示す図である。
図１に示したプロセッサが搭載される計算機のハードウェア構成の一例を示すブロック図である。
【発明を実施するための形態】
【０００９】
以下、本発明の実施形態について、図面を参照しながら詳細に説明する。特に限定されないが、以下で説明するプロセッサは、サーバ等のコンピュータに搭載され、プログラム（命令）を実行することで、ディープニューラルネットワークの訓練又は推論において畳み込み演算等を実行する。なお、以下で説明するプロセッサは、科学技術計算などに使用されてもよい。
【００１０】
図１は、本発明の一実施形態におけるプロセッサの構成の一例を示すブロック図である。図１に示すプロセッサ１００は、図示しないサーバ等のボードに外部メモリ２００とともに搭載されてもよい。外部メモリ２００は、アクセスレイテンシが一定でない第１メモリの一例である。ボードには、複数のプロセッサ１００が搭載されてもよい。この場合、外部メモリ２００は、複数のプロセッサ１００毎に設けられてもよく、複数のプロセッサ１００に共通に設けられてもよい。プロセッサ１００は、ボードを介してホストシステム３００に接続される。
（【００１１】以降は省略されています）

関連特許