特許ウォッチ

公開番号2024058380
公報種別公開特許公報(A)
公開日2024-04-25
出願番号2022165701
出願日2022-10-14
発明の名称ISDB-T変調器およびその時間インターリーブ処理方法
出願人ヒロテック株式会社
代理人個人
主分類H04J 3/04 20060101AFI20240418BHJP(電気通信技術)
要約【課題】比較的簡単な構成でメモリ制御を簡略化するとともに時間インターリーブ処理を高速に行う。
【解決手段】ISDB-T変調器は、入力データに対してキャリア変調を行うキャリア変調部15と、時間インターリーブのためのメモリ19と、メモリ制御部18と、メモリ19から読み出されたキャリアデータに周波数インターリーブ処理およびOFDMフレーム構成処理理およびIFFT処理を施しISDB-Tの信号として出力する処理部21,22,23を備える。メモリ制御部18は、キャリア変調部15で変調された、シンボルごとの複数本のキャリアデータを当該キャリアの時間インターリーブの遅延数だけシンボル軸方向にシフトして書き込む非連続書き込み処理部18bと、1シンボルのキャリアデータの書き込み終了後に当該シンボル位置の複数本のキャリアデータをキャリア軸方向にキャリア番号順に連続して読み出す連続読み出し処理部18dを有する。
【選択図】図1
特許請求の範囲【請求項１】
入力データに対してキャリア変調を行うキャリア変調部と、
時間インターリーブのためのメモリと、
前記メモリへのデータの書き込みおよび読み出しを制御するメモリ制御部と、
前記メモリから読み出されたキャリアデータに周波数インターリーブ処理およびＯＦＤＭフレーム構成処理およびＩＦＦＴ処理を施しＩＳＤＢ－Ｔの信号として出力する処理部とを備え、
前記メモリ制御部は、
前記キャリア変調部で変調された、シンボルごとの複数本のキャリアデータを当該キャリアの時間インターリーブの遅延数だけシンボル軸方向にシフトして前記メモリに書き込む非連続書き込み処理部と、1シンボルのキャリアデータの書き込み終了後に当該シンボル位置の複数本のキャリアデータをキャリア軸方向にキャリア番号順に連続して前記メモリから読み出す連続読み出し処理部とを有する
ＩＳＤＢ－Ｔ変調器。
続きを表示（約 970 文字）【請求項２】
前記キャリア変調部により変調されたキャリアデータを保存する受信キャリアバッファと、
前記メモリから読み出されたキャリアデータを保存する送信キャリアバッファとを備え、
前記メモリ制御部は、前記受信キャリアバッファから読み出したキャリアデータを前記メモリに書き込むとともに、前記メモリから読み出したキャリアデータを前記送信キャリアバッファに書き込む
請求項１に記載のＩＳＤＢ－Ｔ変調器。
【請求項３】
前記受信キャリアバッファと前記送信キャリアバッファは各々、少なくとも１シンボルに対応する本数のキャリアデータを保存する請求項２に記載のＩＳＤＢ－Ｔ変調器。
【請求項４】
前記メモリの上位アドレスにシンボル軸対応のコラムアドレスが割り当てられ、下位アドレスにキャリア軸対応のロウアドレスが割り当てられる請求項１に記載のＩＳＤＢ－Ｔ変調器。
【請求項５】
前記コラムアドレスは８ビット、前記ロウアドレスは１３ビットである請求項４に記載のＩＳＤＢ－Ｔ変調器。
【請求項６】
前記メモリはＳＤＲＡＭ（Synchronous DRAM）である請求項１、４または５に記載のＩＳＤＢ－Ｔ変調器。
【請求項７】
前記メモリを除くＩＳＤＢ－Ｔ変調器は集積回路として構成される請求項１に記載のＩＳＤＢ－Ｔ変調器。
【請求項８】
ＩＳＤＢ－Ｔ変調器の時間インターリーブ処理方法であって、
下位アドレスにシンボル軸対応のコラムアドレスが割り当てられ、上位アドレスにキャリア軸対応のロウアドレスが割り当てられたメモリに対して、
キャリア変調された、シンボルごとの複数本のキャリアデータを当該シンボルの時間インターリーブの遅延数だけシンボル軸方向にオフセットして書き込み、１シンボルのキャリアデータの書き込み終了後、当該シンボル位置の複数本のキャリアデータをキャリア軸方向に連続して読み出す
ＩＳＤＢ－Ｔ変調器の時間インターリーブ処理方法。
【請求項９】
前記メモリはＳＤＲＡＭ（Synchronous DRAM）である請求項８に記載のＩＳＤＢ－Ｔ変調器の時間インターリーブ処理方法。

発明の詳細な説明【技術分野】
【０００１】
本発明は、ＩＳＤＢ－Ｔ変調器およびその時間インターリーブ処理方法に関する。
続きを表示（約 1,700 文字）【背景技術】
【０００２】
近年、地上デジタル放送用統合デジタル放送サービス（ＩＳＤＢ－Ｔ）のためのＩＳＤＢ－Ｔ方式の変調器ＩＣが市場に投入されている。
【０００３】
この変調器ＩＣは、ＵＳＢインタフェース等の入出力インタフェースを介して、複数のＴＳ、すなわち、ビデオ・オーディオデータおよびＳＩ情報（ＰＡＴやＰＭＴなど）を一時的なメモリ（バッファ）に蓄え、各々に再生レートを付加して時間的なＴＳストリームとして再生し最終的に多重化して一つのストリームにしたのち、ＩＳＤＢ－Ｔ変調を施し、ＤＡＣ（デジタルアナログ変換器）を用いてＩＱ信号を生成する。その際、時間インターリーブに対応するために１Ｍバイト程度のＳＲＡＭ（Static Random Access Memory）を用いるのが一般的であった。しかし、ＳＲＡＭは単位容量当たりのコストが高いという問題があった。
【０００４】
これに対して、比較的低コストのＳＤＲＡＭ（Synchronous DRAM）、例えばＤＤＲ３(Double Data Rate 3)等を使用することも考えられる（例えば、特許文献１参照）。
【０００５】
特許文献２にも時間インターリーブ用外部メモリを用いて時間インターリーブを行う方法が開示されている。
【先行技術文献】
【特許文献】
【０００６】
特開２００８－２４４８０７号公報
特開２００３－６０６１０号公報
【非特許文献】
【０００７】
社団法人電波産業会「地上デジタルテレビジョン方式の伝送方式」の標準規格ARIB STD-B31 2.0版
【発明の概要】
【発明が解決しようとする課題】
【０００８】
日本方式の場合、変調キャリアに対して非常に長い時間インターリーブを用いることにより、米国やヨーロッパ方式に比べて高い信号品質を維持している。すなわち、耐ノイズ特性を格段に改善している。しかし、この機能を実現するには、大容量の遅延メモリが必要になる。例えば１ＣＨ変調あたり最低４７４キロバイトが必要であり、多チャンネルになるとその倍数でメモリが必要となるため、なおさらである。
【０００９】
「地上デジタルテレビジョン方式の伝送方式」の標準規格はＡＲＩＢＳＴＤ－Ｂ３１（非特許文献１）にまとめられている。変調器ＩＣはこの規格に準拠するとメモリ付のＩＣとなるが、上記のとおり、そのメモリは大容量のものとなる。そのため、外部メモリとしては、単位容量当たりの価格が高いＳＲＡＭ（Static Random Access Memory）よりはＤＲＡＭを用いることが好ましく、アクセス速度の点では特にＤＤＲＳＤＲＡＭ（Synchronous DRAM）を用いることが好ましい。
【００１０】
しかし、外部メモリとしてＳＤＲＡＭを用いた特許文献１の時間インターリーブ回路においては、その先行技術として、データのメモリ（S D R A M）への書き込み動作では、下位アドレスをキャリア番号、上位アドレスをシンボル番号とし、キャリア番号順にメモリにデータを書き込んで行き、１シンボル分のデータが書き終わったら、次のシンボルのメモリ領域にデータを書き込む。この書き込み動作では、８ワード（キャリア分）まとめて、即ちバースト長を８ワードとして一括して書き込み、読み出し動作に移る。次に、メモリからのデータを読み出す場合は、下位アドレスをキャリア番号とし、上位アドレスを演算式〔（書き込んだシンボル番号）－（遅延シンボル数）〕により読み出す。読み出し動作では、１回のアクセスで８ワードを出力し、そのうち１ワードのみが求めるキャリアデータなので、残り７ワードは捨てる。メモリから８ワード（＝８キャリア分でアクセス８回）を読み出したら、次の書き込み動作に移る。メモリには、以上の繰り返して書き込みと読み出しの動作を実行することが記載されている。
（【００１１】以降は省略されています）

関連特許