特許ウォッチ

公開番号2025178428
公報種別公開特許公報(A)
公開日2025-12-05
出願番号2025165133,2023543896
出願日2025-10-01,2022-08-22
発明の名称撮像素子
出願人株式会社ニコン
代理人藤央弁理士法人
主分類H04N 25/79 20230101AFI20251128BHJP(電気通信技術)
要約【課題】低消費電力化を図ること。
【解決手段】撮像素子は、第1光電変換部を含む第1画素と行方向において前記第1光電変換部と並んで配置される第2光電変換部を含む第2画素とを有する第1半導体基板と、前記第1画素に電流を供給する第1負荷電流源による前記第1画素への電流供給を制御するための第1制御信号を出力するタイミングと前記第2画素に電流を供給する第2負荷電流源による前記第2画素への電流供給を制御するための第2制御信号を出力するタイミングとが異なるように制御可能な駆動部とを有する第2半導体基板と、を備え、前記第1制御信号を出力するタイミングとは異なるタイミングで前記第2制御信号を出力する。
【選択図】図23
特許請求の範囲【請求項１】
光を電荷に変換する第１光電変換部を含む第１画素と、光を電荷に変換する光電変換部であって行方向において前記第１光電変換部と並んで配置される第２光電変換部を含む第２画素とを有する第１半導体基板と、
前記第１半導体基板と積層された半導体基板であって、前記第１画素に電流を供給する第１負荷電流源と、前記第１負荷電流源による前記第１画素への電流供給を制御するための第１制御信号を出力する第１画素制御部とを含む第１制御ブロックと、前記第２画素に電流を供給する第２負荷電流源と、前記第２負荷電流源による前記第２画素への電流供給を制御するための第２制御信号を出力する第２画素制御部とを含む第２制御ブロックとが配置された制御回路部と、前記第１画素制御部が前記第１制御信号を出力するタイミングと、前記第２画素制御部が前記第２制御信号を出力するタイミングとが異なるタイミングになるように制御可能な駆動部とを有する第２半導体基板と、を備え、
前記第２画素制御部は、前記駆動部により、前記第１画素制御部が前記第１制御信号を出力するタイミングとは異なるタイミングで前記第２制御信号を出力する、
撮像素子。

発明の詳細な説明【参照による取り込み】
【０００１】
本出願は、令和３年（２０２１年）８月２５日に出願された日本出願である特願２０２１－１３７５５９の優先権を主張し、その内容を参照することにより、本出願に取り込む。
続きを表示（約 2,400 文字）【技術分野】
【０００２】
本発明は、撮像素子および撮像装置に関する。
【背景技術】
【０００３】
複数の画素が行方向および列方向に２次元配置された撮像素子が知られている（例えば、特許文献１）。従来より撮像素子の消費電力増大が問題となっている。
【先行技術文献】
【特許文献】
【０００４】
特開２０１３－１６２１４８号公報
【発明の概要】
【０００５】
第１開示技術の撮像素子は、光を電荷に変換する第１光電変換部を含む第１画素と、光を電荷に変換する光電変換部であって行方向において前記第１光電変換部と並んで配置される第２光電変換部を含む第２画素とを有する第１半導体基板と、前記第１半導体基板と積層された半導体基板であって、前記第１画素に電流を供給する第１負荷電流源と、前記第１負荷電流源による前記第１画素への電流供給を制御するための第１制御信号を出力する第１画素制御部とを含む第１制御ブロックと、前記第２画素に電流を供給する第２負荷電流源と、前記第２負荷電流源による前記第２画素への電流供給を制御するための第２制御信号を出力する第２画素制御部とを含む第２制御ブロックとが配置された制御回路部と、前記第１画素制御部が前記第１制御信号を出力するタイミングと、前記第２画素制御部が前記第２制御信号を出力するタイミングとが異なるタイミングになるように制御可能な駆動部とを有する第２半導体基板と、を備え、前記第２画素制御部は、前記駆動部により、前記第１画素制御部が前記第１制御信号を出力するタイミングとは異なるタイミングで前記第２制御信号を出力する。
【０００６】
第２開示技術の撮像装置は、第１開示技術の撮像素子を備える。
【図面の簡単な説明】
【０００７】
図１は、撮像素子の一例を示す分解斜視図である。
図２は、画素部の具体的な構成の一例を示す説明図である。
図３は、画素の回路構成の一例を示す回路図である。
図４は、制御回路部の具体的な構成の一例を示す説明図である。
図５は、制御ブロックの内部構成の一例を示す説明図である。
図６は、撮像素子における第１半導体基板と第２半導体基板との信号の伝送例を示す説明図である。
図７は、本実施形態に係る撮像素子のＸ－Ｚ方向断面の一例を示す説明図である。
図８は、撮像素子の撮像動作例１を示すタイミングチャートである。
図９は、撮像素子の撮像動作例２を示すタイミングチャートである。
図１０は、比較例に係る撮像素子の撮像動作を示すタイミングチャートである。
図１１は、撮像素子が撮像する被写体の一例を示す説明図である。
図１２は、図１１に示した領域１～５ごとの露光時間を示すタイミングチャートである。
図１３は、複数の制御ブロックのレイアウト例を示す平面図である。
図１４は、画素の回路構成の他の例を示す回路図である。
図１５は、撮像素子の撮像動作例３を示すタイミングチャートである。
図１６は、撮像素子の他の例を示す分解斜視図である。
図１７は、制御回路部の具体的な構成の他の例を示す説明図である。
図１８は、撮像素子における第１半導体基板および第２半導体基板の接続関係を示す説明図である。
図１９は、撮像素子における第１半導体基板と第２半導体基板との信号の伝送例を示す説明図である。
図２０は、ＡＤＣ部と画素ブロックとの接続関係を示す説明図である。
図２１は、撮像素子の画素ブロック内での撮像動作を示すタイミングチャートである。
図２２は、画素ブロック毎の露光タイミングの一例を示す説明図である。
図２３は、自律露光制御方式１の構成例を示すブロック図である。
図２４は、自律露光制御方式２の構成例を示すブロック図である。
図２５は、自律露光制御方式３の構成例を示すブロック図である。
図２６は、制御ブロック内部の回路構成例を示す説明図である。
図２７は、制御ブロック単位での回路動作停止例１を示す説明図である。
図２８は、制御ブロック単位での回路動作停止例２を示す説明図である。
図２９は、制御ブロック単位での回路動作停止例３を示す説明図である。
図３０は、ＮＡＮＤ回路の真理値表である。
図３１は、実施例に係る撮像装置の構成例を示すブロック図である。
【発明を実施するための形態】
【０００８】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【０００９】
本明細書において、Ｘ軸とＹ軸とは互いに直交し、Ｚ軸はＸＹ平面に直交する。ＸＹＺ軸は右手系を構成する。Ｚ軸と平行な方向を撮像素子１００の積層方向と称する場合がある。本明細書において、「上」および「下」の用語は、重力方向における上下方向に限定されない。これらの用語は、Ｚ軸方向における相対的な方向を指すに過ぎない。なお、本明細書では、Ｘ軸方向の配列を「行」とし、Ｙ軸方向の配列を「列」として説明するが、行列方向はこれに限定されない。
【００１０】
＜撮像素子の構成＞
まず、図１～図２２を用いて、撮像素子の構成について説明する。撮像素子の構造は、裏面照射型であっても、表面照射型であってもよい。
（【００１１】以降は省略されています）

関連特許