特許ウォッチ

公開番号2025174771
公報種別公開特許公報(A)
公開日2025-11-28
出願番号2024095850
出願日2024-06-13
発明の名称半導体デバイス
出願人重慶奕能科技有限公司
代理人弁理士法人朝日奈特許事務所
主分類H10D 30/66 20250101AFI20251120BHJP()
要約【課題】半導体層のヘテロエピタキシャル層を用いて緩衝層として、より確実性の高いゲート誘電体層を形成し、ゲート誘電体層における炭素クラスターの形成が抑制する半導体デバイスを提供する。
【解決手段】半導体デバイスは、半導体層100、トレンチゲート構造150及び緩衝層190を含む。半導体層は、対向する第1表面及び第2表面を有し、トレンチゲート構造の少なくとも一部は半導体層の第1表面のトレンチ102内に位置し、ソース領域130、ドリフト領域101及びボディ領域110を含む。緩衝層は、半導体層のヘテロエピタキシャル層であり、且つ、トレンチの内面と半導体層の第1表面を覆い、ゲート誘電体層151と半導体層との間に位置する。半導体層のヘテロエピタキシャル層を用いて緩衝層としてより確実性の高いゲート誘電体層を形成することにより、ゲート誘電体層における炭素クラスターの形成を抑制し、デバイスの確実性を向上させる。
【選択図】図1
特許請求の範囲【請求項１】
対向する第１表面および第２表面を有する半導体層と、トレンチゲート構造と、緩衝層とを含む半導体デバイスであって、前記トレンチゲート構造の少なくとも一部は、前記半導体層の前記第１表面のトレンチに位置し、
ここでは、前記半導体層は、
前記第１表面から前記第２表面に向かう方向に延伸するソース領域と、
ドリフト領域およびボディ領域とを含み、前記ドリフト領域の少なくとも一部が前記ボディ領域と前記半導体層の第２表面との間に位置し、
前記ボディ領域の第１部分は、前記第１表面から前記第２表面に向かう方向に沿って、前記ソース領域と前記ドリフト領域との間に位置し、前記ボディ領域の第１部分、前記ソース領域は、いずれも前記トレンチの第１側壁に隣接し、
ここでは、前記緩衝層は、前記半導体層のヘテロエピタキシャル層であり、前記緩衝層は、前記トレンチの内面と、前記半導体層の第１表面とを覆い、前記緩衝層は、前記トレンチゲート構造のゲート誘電体層と前記半導体層との間に位置し、
前記ソース領域および前記ドリフト領域は第１導電型であり、前記ボディ領域は第２導電型であり、前記第１導電型は前記第２導電型と反対である、半導体デバイス。
続きを表示（約 1,700 文字）【請求項２】
前記半導体層はＳｉＣ半導体層を含み、前記緩衝層は、Ｓｉ層、ＳｉＧｅ層、ＧａＮ層、ＧａＡｓ層のうちの１つ以上を含む、請求項１に記載の半導体デバイス。
【請求項３】
前記緩衝層の厚さは、１つ以上の原子層の厚さを含む、請求項１に記載の半導体デバイス。
【請求項４】
前記ボディ領域の第１部分、第２部分と第３部分は前記トレンチゲート構造の幅方向に沿って順次隣接し、
前記ボディ領域の第１部分と第２部分は、２つの前記トレンチゲート構造の間に位置し、前記第１部分は、前記トレンチの第１側壁に隣接し、前記第２部分は、前記トレンチの第２側壁に近接し、前記第１側壁と前記第２側壁とは対向し、
前記第３部分と前記第２部分とは、同じ前記トレンチに近接し、かつ、前記第３部分は、前記トレンチの底面と前記第２表面との間に位置し、前記第３部分と前記第１部分は前記ドリフト領域によって隔てられ、
ここでは、前記第２部分は、前記第２側壁に隣接し、または、前記第２部分と前記第２側壁は前記ドリフト領域によって隔てられる、請求項１に記載の半導体デバイス。
【請求項５】
前記ボディ領域の第３部分は、前記トレンチの底面から前記第２表面の方向に延伸し、または、
前記トレンチの底面の少なくとも一部と前記ボディ領域の第３部分は、前記ドリフト領域によって、前記第１表面から前記第２表面に向かう方向に沿って隔てられる、請求項４に記載の半導体デバイス。
【請求項６】
前記ボディ領域の第２部分は、接続される第１サブ領域と第２サブ領域とを含み、
前記トレンチゲート構造の幅方向に沿って、前記第１サブ領域は前記ボディ領域の第１部分に隣接し、前記第２サブ領域は、前記ボディ領域の第３部分に隣接し、
ここでは、前記ボディ領域の第１部分の、前記第２表面の方向に向かう縁から前記第１表面までの距離は第１距離であり、前記第１サブ領域の、前記第２表面の方向に向かう縁から前記第１表面までの距離は第２距離であり、前記第２サブ領域の、前記第２表面に向かう方向の縁から前記第１表面までの距離は第３距離であり、
前記第３距離は前記第２距離より大きく、前記第２距離は前記第１距離より大きい、請求項５に記載の半導体デバイス。
【請求項７】
前記トレンチの底面から前記第１表面までの距離は第４距離であり、前記第２距離は前記第４距離以上である、請求項６に記載の半導体デバイス。
【請求項８】
前記第２表面から前記第１表面に向かう方向に沿って、前記トレンチの底面から前記第１表面までの距離は第４距離であり、前記ボディ領域の第３部分と前記トレンチの底面が前記ドリフト領域によって隔てられる距離は第５距離であり、
前記第４距離と前記第５距離との合計は前記第２距離に等しい、請求項６に記載の半導体デバイス。
【請求項９】
前記ボディ領域の第２部分と、第３部分との、前記第２表面方向に向かう縁は接続され、または、
前記第３部分の、前記第２表面に向かう縁は、前記第２部分の前記第２表面に向かう縁より前記第２表面に近い、請求項４～８のいずれか一項に記載の半導体デバイス。
【請求項１０】
前記半導体層は、前記ボディ領域の第１部分と前記ドリフト領域との間に位置するチャネルドレイン領域をさらに含み、それにより、前記ソース領域、前記ボディ領域の前記第１部分と前記チャネルドレイン領域とは、前記第１表面から前記第２表面に向かう方向に沿って順次隣接し、かついずれも前記トレンチの第１側壁に隣接し、
前記チャネルドレイン領域は、さらに、前記ドリフト領域および前記ボディ領域の第２部分にそれぞれ隣接し、かつ前記チャネルドレイン領域と前記ボディ領域の第３部分とは前記ドリフト領域によって隔てられ、
ここでは、前記チャネルドレイン領域は第１導電型である、請求項１～８のいずれか一項に記載の半導体デバイス。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体デバイス技術の分野に関し、より詳細には、トレンチゲート構造を有する半導体デバイスに関する。
続きを表示（約 2,000 文字）【背景技術】
【０００２】
炭化ケイ素（ＳｉＣ）半導体デバイスはスイッチング速度が速く、電力密度が高いなどの利点を有し、平面トランジスタ構造と比較して、垂直トランジスタ構造は、ブロッキング電圧とオン抵抗とのトレードオフを、同じ面積にわたって容易にする。ゲート誘電体層の確実性は垂直トランジスタ構造の重要な指標の１つであるが、半導体層上に酸化プロセスによりゲート誘電体層を形成する場合、ＳｉＣ中のＳｉの優先的酸化により、ゲート誘電体層中に炭素クラスター（Ｃｃｌｕｓｔｅｒ）を形成し、このようにしてゲート誘電体層の均一性および膜の品質を劣化させ、デバイスの安定性および確実性を低下させる。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
上記問題に鑑み、本開示は半導体層のヘテロエピタキシャル層を用いて緩衝層として、より確実性の高いゲート誘電体層を形成する半導体デバイスを提供することを目的とし、これにより、ゲート誘電体層における炭素クラスターの形成が抑制される。
【課題を解決するための手段】
【０００４】
本開示の実施例によって提供される半導体デバイスは、対向する第１表面および第２表面を有する半導体層と、トレンチゲート構造と、緩衝層とを含み、前記トレンチゲート構造の少なくとも一部は、前記半導体層の前記第１表面のトレンチ内に位置し、
ここでは、前記半導体層は、
前記第１表面から前記第２表面に向かう方向に延伸するソース領域と、
少なくとも一部が前記ボディ領域と前記半導体層の第２表面との間に位置するドリフト領域およびボディ領域とを含み、
前記ボディ領域の第１部分は、前記第１表面から前記第２表面に向かう方向に沿って、前記ソース領域と前記ドリフト領域との間に位置し、前記ボディ領域の第１部分、前記ソース領域は、いずれも前記トレンチの第１側壁に隣接し、
ここでは、前記緩衝層は、前記半導体層のヘテロエピタキシャル層であり、前記緩衝層は、前記トレンチの内面と、前記半導体層の第１表面とを覆い、前記緩衝層は、前記トレンチゲート構造のゲート誘電体層と前記半導体層との間に位置し、
ここでは、前記ソース領域および前記ドリフト領域は第１導電型であり、前記ボディ領域は第２導電型であり、前記第１導電型は前記第２導電型と反対である。
【０００５】
選択可能に、前記半導体層は炭化ケイ素半導体層を含み、前記緩衝層は、Ｓｉ層、ＳｉＧｅ層、ＧａＮ層、ＧａＡｓ層のうちの１つ以上を含む。
【０００６】
選択可能に、前記緩衝層の厚さは、１つ以上の原子層の厚さを含む。
【０００７】
選択可能に、前記ボディ領域の第１部分、第２部分と第３部分とは前記トレンチゲート構造の幅方向に沿って順次隣接し、
前記ボディ領域の第１部分と第２部分は、２つの前記トレンチゲート構造の間に位置し、前記第１部分は、前記トレンチの第１側壁に隣接し、前記第２部分は、前記トレンチの第２側壁に近接し、前記第１側壁と前記第２側壁とは対向し、
前記第３部分と前記第２部分とは、同じ前記トレンチに近接し、かつ、前記第３部分は、前記トレンチの底面と前記第２表面との間に位置し、前記第３部分と前記第１部分は前記ドリフト領域によって隔てられ、
ここでは、前記第２部分は、前記第２側壁に隣接し、または、前記第２部分と前記第２側壁は前記ドリフト領域によって隔てられる。
【０００８】
選択可能に、前記ボディ領域の第３部分は、前記トレンチの底面から前記第２表面の方向に延伸し、または、
前記トレンチの底面の少なくとも一部と前記ボディ領域の第３部分は、前記ドリフト領域によって、前記第１表面から前記第２表面に向かう方向に沿って隔てられる。
【０００９】
選択可能に、前記ボディ領域の前記第２部分は、接続される第１サブ領域と第２サブ領域とを含み、
前記トレンチゲート構造の幅方向に沿って、前記第１サブ領域は前記ボディ領域の第１部分に隣接し、前記第２サブ領域は、前記ボディ領域の第３部分に隣接し、
ここでは、前記ボディ領域の第１部分の、前記第２表面の方向に向かう縁から前記第１表面までの距離は第１距離であり、前記第１サブ領域の、前記第２表面の方向に向かう縁から前記第１表面までの距離は第２距離であり、前記第２サブ領域の、前記第２表面に向かう方向の縁から前記第１表面までの距離は第３距離であり、
前記第３距離は前記第２距離より大きく、前記第２距離は前記第１距離より大きい。
【００１０】
選択可能に、前記トレンチの底面から前記第１表面までの距離は第４距離であり、前記第２距離は前記第４距離以上である。
（【００１１】以降は省略されています）

関連特許