特許ウォッチ

公開番号2025173468
公報種別公開特許公報(A)
公開日2025-11-27
出願番号2025034194
出願日2025-03-05
発明の名称半導体装置およびその製造方法
出願人三星電子株式会社,Samsung Electronics Co.,Ltd.
代理人弁理士法人ITOH
主分類H01L 21/768 20060101AFI20251119BHJP(基本的電気素子)
要約【課題】裏面電源供給網(BSPDN)を含む半導体装置およびその製造方法を提供する。
【解決手段】半導体装置は、基板10、基板10の上面上の活性パターンAP、活性パターンAP上の、活性パターンAPと交差するゲート構造体、ゲート構造体の側面上の、活性パターンAPと接続されるソース/ドレインパターン160、基板10の上面およびソース/ドレインパターン160の外面に沿って延びるエッチング阻止膜172、基板10を貫通して、ソース/ドレインパターン160と接続される裏面ソース/ドレインコンタクト190および基板10の下面上の、裏面ソース/ドレインコンタクト190と接続される裏面配線構造体BSを含み、裏面ソース/ドレインコンタクト190はソース/ドレインパターン160の側面の少なくとも一部に沿って延び、裏面ソース/ドレインコンタクト190の最上部はエッチング阻止膜172と接触する。
【選択図】図5
特許請求の範囲【請求項１】
基板と、
前記基板の上面上の活性パターンと、
前記活性パターン上の、前記活性パターンと交差するゲート構造体と、
前記ゲート構造体の側面上の、前記活性パターンと接続されるソース／ドレインパターンと、
前記基板の上面および前記ソース／ドレインパターンの外面に沿って延びるエッチング阻止膜と、
前記基板を貫通して、前記ソース／ドレインパターンと接続される裏面ソース／ドレインコンタクトと、
前記基板の下面上の、前記裏面ソース／ドレインコンタクトと接続される裏面配線構造体を含み、
前記裏面ソース／ドレインコンタクトは、前記ソース／ドレインパターンの側面の少なくとも一部に沿って延び、
前記裏面ソース／ドレインコンタクトの最上部は、前記エッチング阻止膜と接触する、半導体装置。
続きを表示（約 1,800 文字）【請求項２】
前記ソース／ドレインパターンは、前記基板および前記活性パターン上に順次積層される第１エピタキシャル層および第２エピタキシャル層を含み、
前記第２エピタキシャル層の不純物濃度は、前記第１エピタキシャル層の不純物濃度より大きい、請求項１に記載の半導体装置。
【請求項３】
前記裏面ソース／ドレインコンタクトは、前記第２エピタキシャル層と接触する、請求項２に記載の半導体装置。
【請求項４】
前記裏面ソース／ドレインコンタクトは、前記基板を貫通して前記ソース／ドレインパターンの下面と接触するピラー部と、前記ピラー部の上面より突出して前記ソース／ドレインパターンの側面の少なくとも一部と接触するラッピング部を含む、請求項１に記載の半導体装置。
【請求項５】
前記裏面ソース／ドレインコンタクトは、前記ソース／ドレインパターン上に順次積層されるシリサイド膜および金属膜を含む、請求項１に記載の半導体装置。
【請求項６】
前記エッチング阻止膜を覆う層間絶縁膜と、
前記エッチング阻止膜および前記層間絶縁膜を貫通して、前記ソース／ドレインパターンと接続される前面ソース／ドレインコンタクトと、
前記層間絶縁膜上の、前記前面ソース／ドレインコンタクトと接続される前面配線構造体をさらに含む、請求項１に記載の半導体装置。
【請求項７】
前記前面ソース／ドレインコンタクトは、前記ソース／ドレインパターンの側面の他の一部に沿って延びる、請求項６に記載の半導体装置。
【請求項８】
前記エッチング阻止膜は、前記ゲート構造体の側面に沿ってさらに延びる、請求項１に記載の半導体装置。
【請求項９】
基板と、
前記基板の上面上の、第１方向に延びる活性パターンと、
前記活性パターン上の、前記第１方向と交差する第２方向に延びるゲート構造体と、
前記ゲート構造体の側面上の、前記活性パターンと接続されるソース／ドレインパターンと、
前記基板の上面および前記ソース／ドレインパターンの外面に沿って延びるエッチング阻止膜と、
前記基板の下面上の裏面配線構造体と、
前記ソース／ドレインパターンと前記裏面配線構造体を接続する裏面ソース／ドレインコンタクトを含み、
前記裏面ソース／ドレインコンタクトは、前記基板を貫通して前記ソース／ドレインパターンの下面と接触する第１ピラー部と、前記第１ピラー部の上面より突出して前記ソース／ドレインパターンの側面の少なくとも一部に沿って延びる第１ラッピング部を含み、
前記第１ラッピング部は、前記エッチング阻止膜と接触する、半導体装置。
【請求項１０】
基板と、
前記基板の上面上に順に積層され、互いに離隔してそれぞれ第１方向に延びる複数のブリッジパターンと、
前記第１方向と交差する第２方向に延び、前記複数のブリッジパターンにより貫通されるゲート構造体と、
前記ゲート構造体の側面上の、前記複数のブリッジパターンと接続されるソース／ドレインパターンと、
前記基板の上面、前記ゲート構造体の側面および前記ソース／ドレインパターンの外面に沿って延びるエッチング阻止膜と、
前記基板の下面上の裏面配線構造体と、
前記ソース／ドレインパターンと前記裏面配線構造体を接続する裏面ソース／ドレインコンタクトを含み、
前記ソース／ドレインパターンは、前記基板および前記複数のブリッジパターン上に順次積層される第１エピタキシャル層および第２エピタキシャル層を含み、
前記第２エピタキシャル層の不純物濃度は前記第１エピタキシャル層の不純物濃度より大きく、
前記裏面ソース／ドレインコンタクトは、前記基板を貫通して前記ソース／ドレインパターンの下面と接触する第１ピラー部と、前記第１ピラー部の上面より突出する第１ラッピング部を含み、
前記第１ラッピング部は前記第２エピタキシャル層の側面の一部に沿って延び、
前記エッチング阻止膜は前記第１ラッピング部の上面から前記第２エピタキシャル層の側面の他の一部に沿って延びる、半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本発明は半導体装置およびその製造方法に関する。本発明は、裏面電源供給網（ＢａｃｋＳｉｄｅＰｏｗｅｒＤｅｌｉｖｅｒｙＮｅｔｗｏｒｋ；ＢＳＰＤＮ）を含む半導体装置およびその製造方法に関する。
続きを表示（約 2,100 文字）【背景技術】
【０００２】
電子産業において半導体装置は小型化、多機能化および／または低い製造単価などの特性のため、重要な要素として脚光を浴びている。半導体装置は、論理データを保存する半導体記憶装置、論理データを演算処理する半導体論理装置、および記憶要素と論理要素を含むハイブリッド（ｈｙｂｒｉｄ）半導体装置などに区分することができる。
【０００３】
電子産業が高度に発展するにつれ、半導体装置の特性に対する要求もますます増加している。例えば、半導体装置に対する高信頼性、高速化および／または多機能化などへの要求がますます高まっている。これらの特性に対する要求を満たすために、半導体装置内の構造はますます複雑化、高集積化しつつある。
【０００４】
なお、半導体装置がますます高集積化されるにつれ、半導体装置を実現する配線パターンおよびビアパターンの幅が徐々に減少している。それに伴い、集積回路に電源電圧を供給する電源供給網（ＰｏｗｅｒＤｅｌｉｖｅｒｙＮｅｔｗｏｒｋ；ＰＤＮ）の電圧降下（例えば、ＩＲドロップ（ＩＲｄｒｏｐ））が重要な問題として台頭している。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明が解決しようとする技術的課題は、ＰＰＡＣ（Ｐｏｗｅｒ，Ｐｅｒｆｏｒｍａｎｃｅ，Ａｒｅａ，Ｃｏｓｔ）が向上した半導体装置を提供することにある。
【０００６】
本発明が解決しようとする他の技術的課題は、ＰＰＡＣが向上した半導体装置の製造方法を提供することにある。
【０００７】
本発明の技術的課題は以上に述べた技術的課題に制限されず、言及されていないまた他の技術的課題は以下の記載から当業者に明確に理解されるものである。
【課題を解決するための手段】
【０００８】
前記技術的課題を達成するためのいくつかの実施形態による半導体装置は、基板、基板の上面上の活性パターン、活性パターン上の、活性パターンと交差するゲート構造体、ゲート構造体の側面上の、活性パターンと接続されるソース／ドレインパターン、基板の上面およびソース／ドレインパターンの外面に沿って延びるエッチング阻止膜、基板を貫通して、ソース／ドレインパターンと接続される裏面ソース／ドレインコンタクト、および基板の下面上の、裏面ソース／ドレインコンタクトと接続される裏面配線構造体を含み、裏面ソース／ドレインコンタクトは、ソース／ドレインパターンの側面の少なくとも一部に沿って延び、裏面ソース／ドレインコンタクトの最上部は、エッチング阻止膜と接触する。
【０００９】
前記技術的課題を達成するためのいくつかの実施形態による半導体装置は、基板、基板の上面上の、第１方向に延びる活性パターン、活性パターン上の、第１方向と交差する第２方向に延びるゲート構造体、ゲート構造体の側面上の、活性パターンと接続されるソース／ドレインパターン、基板の上面およびソース／ドレインパターンの外面に沿って延びるエッチング阻止膜、基板の下面上の裏面配線構造体、およびソース／ドレインパターンと裏面配線構造体を接続する裏面ソース／ドレインコンタクトを含み、裏面ソース／ドレインコンタクトは、基板を貫通してソース／ドレインパターンの下面と接触する第１ピラー部と、第１ピラー部の上面より突出してソース／ドレインパターンの側面の少なくとも一部に沿って延びる第１ラッピング部を含み、第１ラッピング部は、エッチング阻止膜と接触する。
【００１０】
前記技術的課題を達成するためのいくつかの実施形態による半導体装置は、基板、基板の上面上に順に積層され、互いに離隔してそれぞれ第１方向に延びる複数のブリッジパターン、第１方向と交差する第２方向に延び、複数のブリッジパターンにより貫通されるゲート構造体、ゲート構造体の側面上の、複数のブリッジパターンと接続されるソース／ドレインパターン、基板の上面、ゲート構造体の側面およびソース／ドレインパターンの外面に沿って延びるエッチング阻止膜、基板の下面上の裏面配線構造体、およびソース／ドレインパターンと裏面配線構造体を接続する裏面ソース／ドレインコンタクトを含み、ソース／ドレインパターンは、基板および複数のブリッジパターン上に順次積層される第１エピタキシャル層および第２エピタキシャル層を含み、第２エピタキシャル層の不純物濃度は第１エピタキシャル層の不純物濃度より大きく、裏面ソース／ドレインコンタクトは、基板を貫通してソース／ドレインパターンの下面と接触する第１ピラー部と、第１ピラー部の上面より突出する第１ラッピング部を含み、第１ラッピング部は第２エピタキシャル層の側面の一部に沿って延び、エッチング阻止膜は第１ラッピング部の上面から第２エピタキシャル層の側面の他の一部に沿って延びる。
（【００１１】以降は省略されています）

関連特許