特許ウォッチ

公開番号2025172973
公報種別公開特許公報(A)
公開日2025-11-26
出願番号2025152077,2023126963
出願日2025-09-12,2010-12-21
発明の名称メモリセル及びメモリセルアレイ
出願人株式会社半導体エネルギー研究所
代理人
主分類H10B 12/00 20230101AFI20251118BHJP()
要約【課題】記憶保持期間において、電力が供給されない状況でも記憶内容の保持が可能で、
かつ、書き込み回数にも制限が無い、新たな構造の半導体装置を提供することを目的の一
とする。
【解決手段】第1のソース電極および第1のドレイン電極と、第1のソース電極および第
1のドレイン電極と電気的に接続され、酸化物半導体材料が用いられている第1のチャネ
ル形成領域と、第1のチャネル形成領域上の第1のゲート絶縁層と、第1のゲート絶縁層
上の第1のゲート電極と、を有する第1のトランジスタと、容量素子と、を有し、第1の
トランジスタの第1のソース電極または第1のドレイン電極の一方と、容量素子の電極の
一方とは、電気的に接続された半導体装置である。
【選択図】図1
特許請求の範囲【請求項１】
第１のトランジスタ及び第２のトランジスタを有するメモリセルであって、
前記第１のトランジスタのソース電極又はドレイン電極と前記第２のトランジスタのゲート電極が電気的に接続される部位を有し、
前記部位には、前記第１のトランジスタを介してデータが書き込まれ、
前記第１のトランジスタがオフになることにより、前記データが保持され、
前記第１のトランジスタは、第１の酸化物半導体層にチャネル形成領域を有し、
前記第２のトランジスタは、第２の酸化物半導体層にチャネル形成領域を有し、
前記第１の酸化物半導体層は、ｃ軸が前記第１の酸化物半導体層の表面に垂直な方向に沿うように配向した結晶を有し、
前記第２の酸化物半導体層は、ｃ軸が前記第２の酸化物半導体層の表面に垂直な方向に沿うように配向した結晶を有し、
前記第１の酸化物半導体層及び前記第２の酸化物半導体層は、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の酸化物半導体層である、メモリセル。
続きを表示（約 1,300 文字）【請求項２】
第１のトランジスタ及び第２のトランジスタを有するメモリセルであって、
前記第１のトランジスタのソース電極又はドレイン電極と前記第２のトランジスタのゲート電極が電気的に接続されるフローティングゲート部を有し、
前記第１のトランジスタは、第１の酸化物半導体層にチャネル形成領域を有し、
前記第２のトランジスタは、第２の酸化物半導体層にチャネル形成領域を有し、
前記第１の酸化物半導体層は、ｃ軸が前記第１の酸化物半導体層の表面に垂直な方向に沿うように配向した結晶を有し、
前記第２の酸化物半導体層は、ｃ軸が前記第２の酸化物半導体層の表面に垂直な方向に沿うように配向した結晶を有し、
前記第１の酸化物半導体層及び前記第２の酸化物半導体層は、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の酸化物半導体層である、メモリセル。
【請求項３】
第１のトランジスタ及び第２のトランジスタを有するメモリセルであって、
前記第１のトランジスタのソース電極又はドレイン電極と前記第２のトランジスタのゲート電極が電気的に接続される部位を有し、
前記部位には、前記第１のトランジスタを介してデータが書き込まれ、
前記第１のトランジスタがオフになることにより、前記データが保持され、
前記第１のトランジスタは、第１の酸化物半導体層にチャネル形成領域を有し、
前記第２のトランジスタは、第２の酸化物半導体層にチャネル形成領域を有し、
前記第１の酸化物半導体層は、ｃ軸が前記第１の酸化物半導体層の表面に垂直な方向に沿うように配向した結晶を有し、
前記第２の酸化物半導体層は、ｃ軸が前記第２の酸化物半導体層の表面に垂直な方向に沿うように配向した結晶を有し、
前記第２のトランジスタのゲート電極と電気的に接続された容量素子を有し、
前記第１の酸化物半導体層及び前記第２の酸化物半導体層は、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の酸化物半導体層である、メモリセル。
【請求項４】
第１のトランジスタ及び第２のトランジスタを有するメモリセルであって、
前記第１のトランジスタのソース電極又はドレイン電極と前記第２のトランジスタのゲート電極が電気的に接続されるフローティングゲート部を有し、
前記第１のトランジスタは、第１の酸化物半導体層にチャネル形成領域を有し、
前記第２のトランジスタは、第２の酸化物半導体層にチャネル形成領域を有し、
前記第１の酸化物半導体層は、ｃ軸が前記第１の酸化物半導体層の表面に垂直な方向に沿うように配向した結晶を有し、
前記第２の酸化物半導体層は、ｃ軸が前記第２の酸化物半導体層の表面に垂直な方向に沿うように配向した結晶を有し、
前記第２のトランジスタのゲート電極と電気的に接続された容量素子を有し、
前記第１の酸化物半導体層及び前記第２の酸化物半導体層は、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の酸化物半導体層である、メモリセル。
【請求項５】
請求項１乃至請求項４のいずれか一に記載のメモリセルをマトリクス状に複数有する、メモリセルアレイ。

発明の詳細な説明【技術分野】
【０００１】
開示する発明は、半導体素子を利用した半導体装置およびその作製方法に関するものであ
る。
続きを表示（約 1,700 文字）【背景技術】
【０００２】
半導体素子を利用した記憶装置は、電力の供給がなくなると記憶内容が失われる揮発性の
ものと、電力の供給がなくなっても記憶内容は保持される不揮発性のものとに大別される
。
【０００３】
揮発性記憶装置の代表的な例としては、ＤＲＡＭ（ＤｙｎａｍｉｃＲａｎｄｏｍＡｃ
ｃｅｓｓＭｅｍｏｒｙ）がある。ＤＲＡＭは、記憶素子を構成するトランジスタを選択
してキャパシタに電荷を蓄積することで、情報を記憶する。
【０００４】
上述の原理から、ＤＲＡＭでは、情報を読み出すとキャパシタの電荷は失われるため、情
報の読み出しの度に、再度の書き込み動作が必要となる。また、記憶素子を構成するトラ
ンジスタにはリーク電流が存在し、トランジスタが選択されていない状況でも電荷が流出
、または流入するため、データの保持期間が短い。このため、所定の周期で再度の書き込
み動作（リフレッシュ動作）が必要であり、消費電力を十分に低減することは困難である
。また、電力の供給がなくなると記憶内容が失われるため、長期間の記憶の保持には、磁
性材料や光学材料を利用した別の記憶装置が必要となる。
【０００５】
揮発性記憶装置の別の例としてはＳＲＡＭ（ＳｔａｔｉｃＲａｎｄｏｍＡｃｃｅｓｓ
Ｍｅｍｏｒｙ）がある。ＳＲＡＭは、フリップフロップなどの回路を用いて記憶内容を
保持するため、リフレッシュ動作が不要であり、この点においてはＤＲＡＭより有利であ
る。しかし、フリップフロップなどの回路を用いているため、記憶容量あたりの単価が高
くなるという問題がある。また、電力の供給がなくなると記憶内容が失われるという点に
ついては、ＤＲＡＭと変わるところはない。
【０００６】
不揮発性記憶装置の代表例としては、フラッシュメモリがある。フラッシュメモリは、ト
ランジスタのゲート電極とチャネル形成領域との間にフローティングゲートを有し、当該
フローティングゲートに電荷を保持させることで記憶を行うため、データの保持期間は極
めて長く（半永久的）、揮発性記憶装置で必要なリフレッシュ動作が不要であるという利
点を有している（例えば、特許文献１参照）。
【０００７】
しかし、書き込みの際に生じるトンネル電流によって記憶素子を構成するゲート絶縁層が
劣化するため、所定回数の書き込みによって記憶素子が機能しなくなるという問題が生じ
る。この問題の影響を緩和するために、例えば、各記憶素子の書き込み回数を均一化する
手法が採られるが、これを実現するためには、複雑な周辺回路が必要になってしまう。そ
して、このような手法を採用しても、根本的な寿命の問題が解消するわけではない。つま
り、フラッシュメモリは、情報の書き換え頻度が高い用途には不向きである。
【０００８】
また、フローティングゲートに電荷を保持させるため、または、その電荷を除去するため
には、高い電圧が必要であり、また、そのための回路も必要である。さらに、電荷の保持
、または除去のためには比較的長い時間を要し、書き込み、消去の高速化が容易ではない
という問題もある。
【先行技術文献】
【特許文献】
【０００９】
特開昭５７－１０５８８９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
上述の問題に鑑み、開示する発明の一態様では、記憶保持期間において電力が供給されな
い状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い、半導体装置を
提供することを目的の一とする。
【課題を解決するための手段】
（【００１１】以降は省略されています）

関連特許