特許ウォッチ

公開番号2025172865
公報種別公開特許公報(A)
公開日2025-11-26
出願番号2025141837,2024503470
出願日2025-08-28,2022-07-11
発明の名称ターンオン/ターンオフ挙動のバランスのための非対称な集積集中ゲート抵抗器及び/又はパワー処理の向上のための複数の離間した集中ゲート抵抗器を有する半導体デバイス
出願人ウルフスピードインコーポレイテッド,WOLFSPEED,INC.
代理人弁理士法人浅村特許事務所
主分類H10D 84/80 20250101AFI20251118BHJP()
要約【課題】ゲート・パッドと、ゲート・バスと、ゲート・パッドとゲート・バスとの間に電気的に挿入されるゲート抵抗器構造とを含む半導体デバイスを提供する。
【解決手段】半導体デバイスにおいて、ゲート抵抗器構造は、ゲート・パッドからゲート・バスへ流れる電流に関して第1の抵抗値と、ゲート・バスからゲート・パッドへ流れる電流に関して第2の抵抗値とを有し、第1の抵抗値は、第2の抵抗値とは異なり、第1及び第2の抵抗値は、半導体デバイスのターンオン及びターンオフ・スイッチング挙動のバランスを改善するように設定されている。
【選択図】図2B
特許請求の範囲【請求項１】
ゲート・パッドと、
ゲート・バスと、
前記ゲート・パッドと前記ゲート・バスとの間に電気的に挿入されるゲート抵抗器構造と
を含む半導体デバイスであって、
前記ゲート抵抗器構造は、前記ゲート・パッドから前記ゲート・バスへ流れる電流に関して第１の抵抗値と、前記ゲート・バスから前記ゲート・パッドへ流れる電流に関して第２の抵抗値とを有し、前記第１の抵抗値は、前記第２の抵抗値とは異なり、
前記第１及び第２の抵抗値は、前記半導体デバイスのターンオン及びターンオフ・スイッチング挙動のバランスを改善するように設定されている、半導体デバイス。
続きを表示（約 1,300 文字）【請求項２】
複数のユニット・セル・トランジスタを有する活性エリアを含むワイド・バンドギャップ半導体層構造をさらに含み、
前記ゲート・パッド、前記ゲート・バス及び前記ゲート抵抗器構造は、前記ワイド・バンドギャップ半導体層構造の上側面にある、請求項１に記載の半導体デバイス。
【請求項３】
前記ゲート抵抗器構造の前記上側面に直接ある内部誘電体パターンをさらに含む、請求項２に記載の半導体デバイス。
【請求項４】
前記ゲート抵抗器構造は、
複数の第１のゲート抵抗器と、
複数の第１のスイッチと、
複数の第２のゲート抵抗器と、
複数の第２のスイッチと
を含む、請求項１から３までのいずれか一項に記載の半導体デバイス。
【請求項５】
前記複数の第１のゲート抵抗器のそれぞれ及び前記複数の第１のスイッチのうちのそれぞれの第１のスイッチは、前記ゲート・パッドと前記ゲート・フィンガとの間に結合され、前記複数の第２のゲート抵抗器のそれぞれ及び前記複数の第２のスイッチのうちのそれぞれの第２のスイッチは、前記ゲート・パッドと前記ゲート・フィンガとの間に結合されている、請求項４に記載の半導体デバイス。
【請求項６】
前記複数の第１のスイッチのそれぞれは、第１のダイオードを含み、前記複数の第２のスイッチのそれぞれは、第２のダイオードを含む、請求項５に記載の半導体デバイス。
【請求項７】
前記第１のダイオードのそれぞれは、前記複数の第１のゲート抵抗器のうちのそれぞれの第１のゲート抵抗器内に実装され、前記第２のダイオードのそれぞれは、前記複数の第２のゲート抵抗器のうちのそれぞれの第２のゲート抵抗器内に実装されている、請求項６に記載の半導体デバイス。
【請求項８】
前記第１のダイオードは、順バイアスされると電流が前記ゲート・パッドから前記ゲート・バスへ流れることを可能にするように構成され、前記第２のダイオードは、順バイアスされると電流が前記ゲート・バスから前記ゲート・パッドへ流れることを可能にするように構成されている、請求項７に記載の半導体デバイス。
【請求項９】
前記複数の第１のゲート抵抗器のそれぞれ及び前記複数の第２のゲート抵抗器のそれぞれは、ｐ－ｎ－ｐ接合を形成している、ｎ型半導体材料の第１のセクション、ｐ型半導体材料の第２のセクション、及びｐ型半導体材料の第３のセクションを含む、請求項４に記載の半導体デバイス。
【請求項１０】
前記複数の第１のゲート抵抗器のうちのそれぞれの第１のゲート抵抗器の前記第１のセクションを前記複数の第１のゲート抵抗器のうちのそれぞれの第１のゲート抵抗器の前記第３のセクションにそれぞれ短絡させる複数の第１の金属コネクタと、
前記複数の第２のゲート抵抗器のうちのそれぞれの第２のゲート抵抗器の前記第１のセクションを前記複数の第２のゲート抵抗器のうちのそれぞれの第２のゲート抵抗器の前記第２のセクションにそれぞれ短絡させる複数の第２の金属コネクタと
をさらに含む、請求項９に記載の半導体デバイス。

発明の詳細な説明【技術分野】
【０００１】
本出願は、２０２１年７月２２日に出願された米国特許出願シリアル番号１７／３８２，４０７号及び２０２２年６月１７日に出願された米国特許出願シリアル番号１７／８４３，０１０号に対する優先権を主張し、それら米国特許出願のそれぞれの内容全体はその全体が記載されたかのように参照により本明細書に組み込まれる。
続きを表示（約 2,500 文字）【０００２】
本発明は、半導体デバイスに関し、より詳細には、集中ゲート抵抗器を有する半導体デバイスに関する。
【背景技術】
【０００３】
例えば、パワー金属酸化物半導体電界効果トランジスタ（「ＭＯＳＦＥＴ：ＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ」）、絶縁ゲート・バイポーラ・トランジスタ（「ＩＧＢＴ：ＩｎｓｕｌａｔｅｄＧａｔｅＢｉｐｏｌａｒＴｒａｎｓｉｓｔｏｒ」）及び他の様々なデバイスを含め、当該技術分野において多種多様なパワー半導体デバイスが知られている。これらのパワー半導体デバイスは多くの場合、炭化ケイ素又は窒化ガリウム系材料などのワイド・バンドギャップ半導体材料から作製される。本明細書において、「ワイド・バンドギャップ半導体」という用語は、少なくとも１．４ｅＶのバンドギャップを有するいかなる半導体も含む。パワー半導体デバイスは、高電圧及び／又は大電流を選択的に阻止する又は通すように設計される。例えば、阻止状態において、パワー半導体デバイスは、数百又は数千ボルトの電位に耐えるように設計され得る。
【０００４】
パワーＭＯＳＦＥＴなどのパワー半導体デバイスは、横型構造又は縦型構造を有することができる。横型構造を有するパワーＭＯＳＦＥＴは、デバイスの半導体層構造の同じ主面（すなわち、上側又は下側）上にＭＯＳＦＥＴのソース領域及びドレイン領域の両方を有する。これに対し、縦型構造を有するパワーＭＯＳＦＥＴは、そのソース領域を半導体層構造の一方の主面上に有し、そのドレイン領域をその他方の（反対側の）主面上に有する。縦型デバイス構造は典型的に、高い電流密度に耐えるとともに高電圧を阻止することができる厚い半導体ドリフト層を縦型構造が可能にするため、非常に高い電力の用途に使用される。本明細書において、「半導体層構造」という用語は、ｐ－ｎ接合が形成される１つ又は複数の半導体層を含む構造を指す。半導体層構造は典型的に、複数の半導体エピタキシャル層が形成されている半導体基板を含む。ワイド・バンドギャップ半導体層構造とは、１つ又は複数のワイド・バンドギャップ半導体材料にｐ－ｎ接合が形成される半導体層構造を指す。
【０００５】
従来の炭化ケイ素縦型パワーＭＯＳＦＥＴは、炭化ケイ素ウェハなどの炭化ケイ素基板上に形成される炭化ケイ素ドリフト領域を含む。ドリフト領域とは逆の導電型を有するいわゆる「ウェル」領域がドリフト領域の上側部分に形成され、ドリフト領域と同じ導電型を有する炭化ケイ素ソース領域がウェル領域内に形成される。炭化ケイ素基板、炭化ケイ素ドリフト領域、炭化ケイ素ウェル領域及び炭化ケイ素ソース領域が、パワーＭＯＳＦＥＴの半導体層構造を形成する。半導体層構造内又は上にゲート・フィンガが形成されて個々のユニット・セル・トランジスタを形成する。
【０００６】
ユニット・セル・トランジスタは、ＭＯＳＦＥＴのいわゆる「活性領域」内に形成される。ＭＯＳＦＥＴは、活性領域及び／又はゲート・ボンド・パッド領域を囲み得る終端領域などの１つ又は複数の不活性領域をさらに含む。活性領域は、逆バイアス動作時に電圧を阻止するとともに順バイアス動作時に電流の流れを提供する主接合として働く。パワーＭＯＳＦＥＴは典型的に、ユニット・セル構造を有しており、ユニット・セル構造とは、活性領域が、単一のパワーＭＯＳＦＥＴとして機能するように電気的に並列に接続されている多数の個々の「ユニット・セル」ＭＯＳＦＥＴを含むことを意味する。高電力用途において、そのようなデバイスは、数千又は数万のユニット・セルを含み得る。
【０００７】
パワーＭＯＳＦＥＴ及びＩＧＢＴなどの多くのパワー半導体デバイスは、ゲート構造を有する。これらのデバイスは、そのゲート構造に種々のバイアス電圧を印加することによって、オン及びオフにすることができる。ゲート構造は、ゲート・ボンド・パッド（又は他のゲート端子）から各個々のユニット・セルのゲート・フィンガにかけての電気経路の長さとゲート構造を形成する材料のシート抵抗とに応じて決まる分布ゲート抵抗を有する。ゲート構造は例えば、ゲート・ボンド・パッドと、デバイスの活性領域内に複数のゲート・フィンガと、ゲート・パッドと、ゲート・パッドとゲート・フィンガとの間に延びている１つ又は複数のゲート・バスと、を含み得る。多くの用途において、例えば、１つ又は複数の個別又は「集中」ゲート抵抗器をゲート構造内に付加することによって、ゲート抵抗の量を増加させることが望ましい場合がある。ゲート抵抗の増加は例えば、デバイスのスイッチング速度を制限するのに用いられ得るか、又は、結果としてデバイス故障を生じさせる可能性がある発振を生じさせかねない電気リンギング及び／又はノイズを低減させるのに用いられ得る。
【発明の概要】
【課題を解決するための手段】
【０００８】
本発明の実施例によれば、ゲート・パッドと、複数のゲート・フィンガと、ゲート・パッドとゲート・フィンガとの間に結合される第１のゲート抵抗器及び第１のスイッチと、を含む、半導体デバイスが提供される。
【０００９】
いくつかの実施例では、第１のスイッチは、ダイオードとすることができる。いくつかの実施例では、ダイオードは、第１のゲート抵抗器内に実装され得る。
【００１０】
いくつかの実施例では、半導体デバイスは、ゲート・パッドとゲート・フィンガとの間に結合される、第２のゲート抵抗器とダイオードなどの第２のスイッチとをさらに含む。第１のダイオードが、順バイアスされると電流がゲート・パッドからゲート・フィンガへ流れることを可能にし、第２のダイオードが、順バイアスされると電流がゲート・フィンガからゲート・パッドへ流れることを可能にする。
（【００１１】以降は省略されています）

関連特許