特許ウォッチ

公開番号2025172373
公報種別公開特許公報(A)
公開日2025-11-26
出願番号2024077854
出願日2024-05-13
発明の名称半導体製造における電荷検出装置及び電荷検出方法
出願人合肥晶合集成電路股ふん有限公司
代理人弁理士法人YKI国際特許事務所
主分類H10D 89/00 20250101AFI20251118BHJP()
要約【課題】半導体プロセス中に発生する電荷の正負を含めて、半導体デバイスへの損傷を適切に評価できる電荷検出装置及び電荷検出方法を提供する。
【解決手段】アンテナ構造12と、ダイオードと、MOSFET10と、を備え、ダイオードは、第1ダイオード14を含み、第1ダイオード14は、アンテナ構造12とMOSFET10のゲートとの間を接続し、アンテナ構造12に発生する正のアンテナ電荷に対して順方向に接続されている正電荷検出装置100、および負のアンテナ電荷に対して順方向となるように接続されている負電荷検出装置100とする。
【選択図】図1
特許請求の範囲【請求項１】
半導体プロセス中に発生する電荷による損傷を評価するための電荷検出装置であって、
半導体基板上に形成されたアンテナ構造と、ダイオードと、ＭＯＳＦＥＴと、を備え、
前記ダイオードは、第１ダイオードを含み、
前記第１ダイオードは、前記アンテナ構造と前記ＭＯＳＦＥＴのゲートとの間を接続し、正電荷検出のために前記アンテナ構造に発生する正のアンテナ電荷に対して順方向になるように接続されている、又は、
前記第１ダイオードは、前記アンテナ構造と前記ＭＯＳＦＥＴのゲートとの間を接続し、負電荷検出のために前記アンテナ構造に発生する負のアンテナ電荷に対して順方向になるように接続されていることを特徴とする電荷検出装置。
続きを表示（約 1,400 文字）【請求項２】
請求項１に記載の電荷検出装置であって、
前記ダイオードは、第２ダイオードをさらに含み、
前記第２ダイオードは、前記アンテナ構造と前記ＭＯＳＦＥＴのボディまたはウェルとの間を接続し、正電荷検出のために前記アンテナ構造に発生する正のアンテナ電荷に対して逆方向となるように接続されている、又は、
前記第２ダイオードは、前記アンテナ構造と前記ＭＯＳＦＥＴのボディまたはウェルとの間を接続し、負電荷検出のために前記アンテナ構造に発生する負のアンテナ電荷に対して逆方向となるように接続されていることを特徴とする電荷検出装置。
【請求項３】
請求項１又は２のいずれか１項に記載の電荷検出装置であって、
前記第１ダイオードを複数備え、
複数の前記第１ダイオードが直列に接続されていることを特徴とする電荷検出装置。
【請求項４】
請求項１に記載の電荷検出装置であって、前記ダイオードは、前記半導体基板からは絶縁されたポリシリコン層に形成されていることを特徴とする電荷検出装置。
【請求項５】
請求項１に記載の電荷検出装置であって、
ＳＯＩ基板上に形成され、
前記ダイオードは、前記ＳＯＩ基板の活性領域に形成され、前記ＳＯＩ基板の絶縁体および素子分離領域により周囲から絶縁されていることを特徴とする電荷検出装置。
【請求項６】
請求項１に記載の電荷検出装置を用いて、プロセス中に発生する電荷による損傷を評価することを特徴とする電荷検出方法。
【請求項７】
請求項６に記載の電荷検出方法であって、
損傷を受けた前記ＭＯＳＦＥＴに接続された前記ダイオードの接続方向に基づいて損傷を与えた電荷の正負の極性を判定することを特徴とする電荷検出方法。
【請求項８】
請求項６又は７のいずれか１項に記載の電荷検出方法であって、
損傷を受けた前記ＭＯＳＦＥＴに直列に接続されている前記第１ダイオードの数に基づいて損傷の程度を評価することを特徴とする電荷検出方法。
【請求項９】
請求項７に記載の電荷検出方法であって、
損傷程度の評価はｎ型ＭＯＳＦＥＴ同士、又は、ｐ型ＭＯＳＦＥＴ同士の損傷を比較して判定することを特徴とする電荷検出方法。
【請求項１０】
半導体プロセス中に発生する電荷による損傷を評価するための電荷検出装置であって、
半導体基板上に形成された第１のアンテナ構造と、
ｎ型ＭＯＳＦＥＴと、
前記第１のアンテナ構造と前記ｎ型ＭＯＳＦＥＴのゲートとの間に接続され、正電荷検出のために前記第１のアンテナ構造に発生する正のアンテナ電荷に対して順方向に接続される、又は、負電荷検出のために前記第１のアンテナ構造に発生する負のアンテナ電荷に対して順方向に接続されるダイオードと、
前記半導体基板上に形成された第２のアンテナ構造と、
ｐ型ＭＯＳＦＥＴと、
前記第２のアンテナ構造と前記ｐ型ＭＯＳＦＥＴのゲートとの間に接続され、正電荷検出のために前記第２のアンテナ構造に発生する正のアンテナ電荷に対して順方向に接続される、又は、負電荷検出のために前記第２のアンテナ構造に発生する負のアンテナ電荷に対して順方向に接続される別のダイオードと、
を備えることを特徴とする電荷検出装置。

発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体装置の製造における電荷検出装置及び電荷検出方法に関し、特にプラズマを用いる製造工程中に生じる半導体デバイスのプラズマ損傷を評価するための製造評価装置及び製造評価方法に関する。
続きを表示（約 2,300 文字）【背景技術】
【０００２】
半導体装置の製造時においてはプラズマを用いる工程、例えばプラズマエッチング工程やプラズマＣＶＤ工程等が数多く存在する。プラズマとは正の電荷を持つイオンと負の電荷を持つ電子が存在する状態のことであり、プラズマにさらされている半導体素子表面の導体から、プラズマ中の電荷が入り込み、ゲート電極、ゲート絶縁膜を経由して半導体基板に流れ込むことが知られている。これにより、ゲート絶縁膜の破損・破壊、ＬＳＩの信頼性劣化、良品率の低下などの深刻な問題を生じる。
【０００３】
同一の半導体基板上に、プラズマにさらされるアンテナをゲート電極に接続し且つ該ゲート電極と基板間に印加される電圧が、ゲート電極に並列に接続された保護ダイオードにより互いに異なる値に制限されている複数個の第１のＭＯＳデバイスを有する半導体装置の製造評価装置が開示されている（特許文献１）。そして、その保護ダイオードの順方向電圧（Ｖｆ＝Ｖ１／Ｖ２／Ｖ３）を変化させることで、直列に接続されたダイオードの数だけ順方向電圧Ｖｆを変化させることができることを開示している。これによって、順方向電圧Ｖｆの値からＭＯＳＦＥＴの損傷度合いをＶｆの大きさとして評価することができるとされている。
【０００４】
また、ｐ型半導体基板と、半導体基板上に形成されたｎ型の高濃度ソース・ドレイン領域と、半導体基板上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成された第１の多結晶シリコンからなるゲート電極と、半導体基板上に形成された第２の多結晶シリコンからなる保護ダイオードと、第１の多結晶シリコンからなるゲート電極及び第２の多結晶シリコンからなる保護ダイオード上に形成する中間絶縁膜と、第１の多結晶シリコンからなるゲート電極と第２の多結晶シリコンからなる保護ダイオードを接続する第１の金属電極配線と、第２の多結晶シリコンからなる保護ダイオードと半導体基板とを接続する第２の金属電極配線とを有する電界効果型ＭＯＳトランジスタが開示されている（特許文献２）。第２の多結晶シリコンからなる保護ダイオードは半導体基板とは中間絶縁膜により絶縁されており、寄生ｐｎ接合が形成されない。これにより、閾値が負であるデプレッション型ＮＭＯＳトランジスタにおいても、保護ダイオードの接続が可能となる。また、保護ダイオードの接続がボディ／ウェル電圧に影響されず、保護ダイオードの順方向電圧は、直列に接続されるポリシリコンダイオードの数によって調整することができるとされている。
【０００５】
また、被試験ＭＯＳトランジスタ、アンテナ、第１パッド及びスイッチＭＯＳトランジスタを備え、アンテナは被試験ＭＯＳトランジスタのゲート電極と接続され、第１パッドはスイッチＭＯＳトランジスタを介して被試験ＭＯＳトランジスタのゲート電極と接続されるプラズマ誘起損傷試験構造が開示されている（特許文献３）。
【先行技術文献】
【特許文献】
【０００６】
特許公開公報２０００－３３２０７６号
特許公開公報２００６－２４６０１号
中国特許出願公開第１１６４１７４３７号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００７】
半導体デバイスの製造工程においてプラズマが使用された場合、電荷によってデバイスへ与えられる損傷の程度はプロセスの条件によって異なり、また電荷の正負によっても異なる。特許文献１による技術では、プロセスによって誘起された正電荷しか評価できない。もし、ｐ形ＭＯＳＦＥＴが負電荷の評価に使用された場合、ｎ形ＭＯＳＦＥＴとｐ形ＭＯＳＦＥＴでは電荷量によっても検出される損傷の程度が異なるので正電荷と負電荷の影響を比較することができない。
【０００８】
特許文献２の技術的目的は、カットオフのために負のゲート電圧を印加することが必要であるデプレッション型ｎ型ＭＯＳＦＥＴのゲートに接続された保護ダイオードに順方向電流が流れることを防ぐことである。もし保護ダイオードが基板に形成され、ＰＮ接合が基板との間に形成された場合、順方向電圧Ｖｆは－０．７Ｖしか取れない。特許文献２では、２つの保護ダイオードを直列に接続して順方向電圧Ｖｆを－１．４Ｖとしている。ただし、特許文献１と同様に正電荷と負電荷を区別することは考慮されていない。
【０００９】
特許文献３では、ＭＯＳトランジスタのゲートとアンテナを直接接続した構成のみが開示されており、ＭＯＳトランジスタのゲートとアンテナとの間に他の部品は接続する構成は開示されていない。
【課題を解決するための手段】
【００１０】
本発明の１つの態様は、半導体プロセス中に発生する電荷による損傷を評価するための電荷検出装置であって、半導体基板上に形成されたアンテナ構造と、ダイオードと、ＭＯＳＦＥＴと、を備え、前記ダイオードは、第１ダイオードを含み、前記第１ダイオードは、前記アンテナ構造と前記ＭＯＳＦＥＴのゲートとの間を接続し、正電荷検出のために前記アンテナ構造に発生する正のアンテナ電荷に対して順方向になるように接続されている、又は、前記第１ダイオードは、前記アンテナ構造と前記ＭＯＳＦＥＴのゲートとの間を接続し、負電荷検出のために前記アンテナ構造に発生する負のアンテナ電荷に対して順方向になるように接続されていることを特徴とする電荷検出装置である。
（【００１１】以降は省略されています）

関連特許