特許ウォッチ

公開番号2025167401
公報種別公開特許公報(A)
公開日2025-11-07
出願番号2024071961
出願日2024-04-25
発明の名称半導体装置およびその製造方法
出願人株式会社デンソー
代理人弁理士法人ゆうあい特許事務所
主分類H10D 1/47 20250101AFI20251030BHJP()
要約【課題】コンタクトホールに配置される電極と抵抗との接続不良が発生することを抑制する。
【解決手段】配線層20は、接続配線413と、接続配線413より厚さが薄くされた抵抗配線422bを含んで構成される抵抗Rとを有し、接続配線413を露出させる接続配線用コンタクトホール75に接続配線413と接続される電極85が配置され、抵抗Rを露出させる抵抗用コンタクトホール73、74に抵抗Rと接続される電極83、84が配置され、抵抗Rは、導電性材料で構成され、抵抗用コンタクトホール72、73が形成される部分に配置されたストッパ配線422a、423aと、ストッパ配線422a、424a上に配置された抵抗配線422bとを含んで構成され、抵抗Rのうちの抵抗用コンタクトホール72、73が形成される部分上には、絶縁膜32～34と異なる材料で構成されたストッパ層52が配置されるようにする。
【選択図】図1
特許請求の範囲【請求項１】
半導体装置であって、
一面（１０ａ）を有する基板（１０）と、
前記一面上に配置され、複数の絶縁膜（３１～３４）と複数の配線部（４１～４３）とが交互に積層された部分を有する配線層（２０）と、を備え、
前記配線層は、接続配線（４１３）と、前記接続配線より厚さが薄くされると共に前記接続配線が配置される前記絶縁膜と異なる絶縁膜上に配置された抵抗配線（４２２ｂ）を含んで構成される抵抗（Ｒ）とを有し、前記接続配線を露出させる接続配線用コンタクトホール（７５）が形成されていると共に前記接続配線用コンタクトホールに前記接続配線と接続される電極（８５）が配置され、前記抵抗を露出させ、前記接続配線用コンタクトホールと深さが異なる抵抗用コンタクトホール（７３、７４）が形成されていると共に前記抵抗用コンタクトホールに前記抵抗と接続される電極（８３、８４）が配置されており、
前記抵抗は、導電性材料で構成され、前記抵抗用コンタクトホールが形成される部分に配置されたストッパ配線（４２２ａ、４２３ａ、４２４ａ）と、前記ストッパ配線上に配置された前記抵抗配線とを含んで構成され、
前記抵抗のうちの前記抵抗用コンタクトホールが形成される部分上には、前記絶縁膜と異なる材料で構成されたストッパ層（５２）が配置されている半導体装置。
続きを表示（約 2,200 文字）【請求項２】
前記抵抗配線および前記ストッパ配線は、抵抗温度係数の符号が逆である材料で構成されている請求項１に記載の半導体装置。
【請求項３】
前記抵抗は、酸化防止膜上（５１）に配置され、
前記抵抗配線および前記ストッパ配線は、前記抵抗配線の抵抗温度係数の絶対値が前記ストッパ配線の抵抗温度係数の絶対値より小さい材料で構成され、
前記ストッパ配線は、分離して配置された第１ストッパ配線（４２２ａ）および第２ストッパ配線（４２３ａ）を有し、
前記抵抗配線は、前記第１ストッパ配線上および前記第２ストッパ配線上に配置されると共に、前記第１ストッパ配線と前記第２ストッパ配線との間では前記酸化防止膜上に配置されており、前記ストッパ配線よりも面積が大きくされている請求項２に記載の半導体装置。
【請求項４】
前記ストッパ配線は、繋がって形成され、
前記抵抗配線は、前記ストッパ配線上の全体に形成されている請求項２に記載の半導体装置。
【請求項５】
前記配線層は、前記複数の配線部のうちの前記絶縁膜と前記配線部との積層方向において対向する２つの前記配線部において、前記基板側の配線部を下部電極（４１１）とすると共に前記基板側と反対側の配線部を上部電極（４２１）とし、前記上部電極と前記下部電極との間に容量膜（６０）を有するキャパシタ（Ｃ）を有し、
前記上部電極は、前記ストッパ配線と同じ材料で構成される第１上部電極（４２１ａ）と、前記抵抗配線と同じ材料で構成される第２上部電極（４２１ｂ）とが積層されて構成されている請求項１に記載の半導体装置。
【請求項６】
前記ストッパ配線と前記第１上部電極における外縁端部とは、同一面上に位置しており、
前記抵抗配線と前記第２上部電極における外縁端部とは、同一面上に位置しており、
前記上部電極上には、前記ストッパ層が配置されている請求項５に記載の半導体装置。
【請求項７】
前記第１上部電極および前記第２上部電極は、外縁端部が前記積層方向において揃っている請求項５または６に記載の半導体装置。
【請求項８】
前記下部電極は、前記抵抗が配置される前記絶縁膜と異なる前記絶縁膜上に配置されている請求項５または６に記載の半導体装置。
【請求項９】
前記抵抗用コンタクトホールは、前記接続配線用コンタクトホールよりも深さが浅くされている請求項１に記載の半導体装置。
【請求項１０】
一面（１０ａ）を有する基板（１０）と、
前記一面上に配置され、複数の絶縁膜（３１～３４）と複数の配線部（４１～４３）とが交互に積層された部分を有する配線層（２０）と、を備え、
前記配線層は、接続配線（４１３）と、前記接続配線より厚さが薄くされると共に前記接続配線が配置される前記絶縁膜と異なる絶縁膜上に配置された抵抗配線（４２２ｂ）を含んで構成される抵抗（Ｒ）とを有し、前記接続配線を露出させる接続配線用コンタクトホール（７５）が形成されていると共に前記接続配線用コンタクトホールに前記接続配線と接続される電極（８５）が配置され、前記抵抗を露出させ、前記接続配線用コンタクトホールと深さが異なる抵抗用コンタクトホール（７３、７４）が形成されていると共に前記抵抗用コンタクトホールに前記抵抗と接続される電極（８３、８４）が配置されており、
前記抵抗は、導電性材料で構成され、前記抵抗用コンタクトホールが形成される部分に配置されたストッパ配線（４２２ａ、４２３ａ、４２４ａ）と、前記ストッパ配線上に配置された前記抵抗配線とを含んで構成され、
前記抵抗のうちの前記抵抗用コンタクトホールが形成される部分上には、前記絶縁膜と異なる材料で構成されたストッパ層（５２）が配置されている半導体装置の製造方法であって、
前記一面を有する前記基板を用意することと、
前記絶縁膜を形成することと前記配線部を形成することとを繰り返し行うことと、前記抵抗用コンタクトホールおよび前記接続配線用コンタクトホールを同時に形成することと、を行って前記配線層を形成することと、を行い、
前記配線層を形成することでは、
前記接続配線を形成することと、前記接続配線が配置される前記絶縁膜と異なる前記絶縁膜上に前記ストッパ配線および前記抵抗配線を配置することと、前記抵抗配線上に前記ストッパ層を配置することと、を行い、
前記抵抗用コンタクトホールおよび前記接続配線用コンタクトホールを形成することの際、前記ストッパ層をエッチングストッパ層とし、前記ストッパ層に達する前記抵抗用コンタクトホールを形成すると共に前記接続配線に達する前記接続配線用コンタクトホールを形成する第１ドライエッチングを行うことと、前記ストッパ層を貫通して前記抵抗用コンタクトホールが前記抵抗配線に達するように、前記抵抗用コンタクトホールを掘り下げる第２ドライエッチングを行うことと、前記抵抗用コンタクトホールから露出する抵抗配線、および前記接続配線用コンタクトホールから露出する前記接続配線に対して逆スパッタ法を行うことと、を行う半導体装置の製造方法。

発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置およびその製造方法に関するものである。
続きを表示（約 2,400 文字）【背景技術】
【０００２】
従来より、例えば、特許文献１には、基板上に配線層を配置した半導体装置が提案されている。具体的には、この半導体装置における配線層は、絶縁膜と配線部とが交互に積層された部分を有するように構成されている。そして、配線部は、接続配線と、接続配線が配置される絶縁膜と異なる絶縁膜上に配置され、接続配線よりも厚さが薄くされた抵抗配線で構成される抵抗とを有している。
【０００３】
そして、配線層には、接続配線を露出させるコンタクトホールおよび抵抗配線を露出させるコンタクトホールが形成されており、各コンタクトホールには、接続配線や抵抗配線と接続される電極が埋め込まれている。なお、接続配線を露出させるコンタクトホールと抵抗配線を露出させるコンタクトホールは、接続配線が配置される絶縁膜と抵抗配線が配置される絶縁膜とが異なっているため、深さが異なっている。
【先行技術文献】
【特許文献】
【０００４】
特開２０１９－１８６４０７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、上記のような半導体装置において、本発明者らは、深さの異なる、接続配線を露出させるコンタクトホールと、抵抗配線を露出させるコンタクトホールとを同時に形成することを検討している。しかしながら、深さの異なるコンタクトホールを同時に形成しようとすると、抵抗を構成する薄い抵抗配線をコンタクトホールが貫通し、コンタクトホールに配置される電極と抵抗配線との接続不良が発生する可能性がある。
【０００６】
本開示は、異なる深さのコンタクトホールを同時に形成した際、コンタクトホールに配置される電極と抵抗との接続不良が発生することを抑制できる半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本開示の１つの観点によれば、半導体装置は、一面（１０ａ）を有する基板（１０）と、一面上に配置され、複数の絶縁膜（３１～３４）と複数の配線部（４１～４３）とが交互に積層された部分を有する配線層（２０）と、を備え、配線層は、接続配線（４１３）と、接続配線より厚さが薄くされると共に接続配線が配置される絶縁膜と異なる絶縁膜上に配置された抵抗配線（４２２ｂ）を含んで構成される抵抗（Ｒ）とを有し、接続配線を露出させる接続配線用コンタクトホール（７５）が形成されていると共に接続配線用コンタクトホールに接続配線と接続される電極（８５）が配置され、抵抗を露出させ、接続配線用コンタクトホールと深さが異なる抵抗用コンタクトホール（７３、７４）が形成されていると共に抵抗用コンタクトホールに抵抗と接続される電極（８３、８４）が配置されており、抵抗は、導電性材料で構成され、抵抗用コンタクトホールが形成される部分に配置されたストッパ配線（４２２ａ、４２３ａ、４２４ａ）と、ストッパ配線上に配置された抵抗配線とを含んで構成され、抵抗のうちの抵抗用コンタクトホールが形成される部分上には、絶縁膜と異なる材料で構成されたストッパ層（５２）が配置されている。
【０００８】
これによれば、抵抗のうちの抵抗用コンタクトホールに配置される電極と接続される部分は、ストッパ配線および抵抗配線とが積層されて構成されている。そして、抵抗配線上には、ストッパ層が配置されている。このため、深さの異なる抵抗用コンタクトホールおよび接続配線用コンタクトホールを同時に形成しても、抵抗用コンタクトホールが抵抗を貫通することを抑制できる。したがって、抵抗用コンタクトホールに配置される電極と抵抗との接続不良が発生することを抑制できる。
【０００９】
本開示の別の観点によれば、上記の半導体装置の製造方法では、一面を有する基板を用意することと、絶縁膜を形成することと配線部を形成することとを繰り返し行うことと、抵抗用コンタクトホールおよび接続配線用コンタクトホールを同時に形成することと、を行って配線層を形成することと、を行い、配線層を形成することでは、接続配線を形成することと、接続配線が配置される絶縁膜と異なる絶縁膜上にストッパ配線および抵抗配線を配置することと、抵抗配線上にストッパ層を配置することと、を行い、抵抗用コンタクトホールおよび接続配線用コンタクトホールを形成することの際、ストッパ層をエッチングストッパ層とし、ストッパ層に達する抵抗用コンタクトホールを形成すると共に接続配線に達する接続配線用コンタクトホールを形成する第１ドライエッチングを行うことと、ストッパ層を貫通して抵抗用コンタクトホールが抵抗配線に達するように、抵抗用コンタクトホールを掘り下げる第２ドライエッチングを行うことと、抵抗用コンタクトホールから露出する抵抗配線、および接続配線用コンタクトホールから露出する接続配線に対して逆スパッタ法を行うことと、を行う。
【００１０】
これによれば、抵抗のうちの抵抗用コンタクトホールに配置される電極と接続される部分は、ストッパ配線および抵抗配線とが積層されて構成されている。そして、抵抗配線上には、ストッパ層が配置されている。このため、第１ドライエッチングを行う際にはストッパ層をエッチングストッパとし、逆スパッタ法を行う際にはストッパ配線をストッパとすることにより、深さの異なる抵抗用コンタクトホールおよび接続配線用コンタクトホールを同時に形成することができる。したがって、抵抗用コンタクトホールに配置される電極と抵抗との接続不良が発生することを抑制できる。
（【００１１】以降は省略されています）

関連特許