特許ウォッチ

公開番号2025163620
公報種別公開特許公報(A)
公開日2025-10-29
出願番号2024067064
出願日2024-04-17
発明の名称パワー半導体素子またはパワー半導体モジュール、その試験方法並びに製造方法及び試験装置
出願人サンケン電気株式会社
代理人個人,個人,個人
主分類G01R 31/26 20200101AFI20251022BHJP(測定;試験)
要約【課題】
動特性試験においてパワー半導体素子の特性のばらつきに起因する歩留まりの低下や生産性の低下を抑制することが可能な、パワー半導体素子またはパワー半導体モジュール、その試験方法並びに製造方法及び試験装置を提供する。
【解決手段】
パワー半導体素子またはパワー半導体モジュールの静特性試験を行って静特性を取得する静特性試験工程と、静特性試験工程で得られた静特性に基づいて、動特性試験に用いる印加電圧特性および/または供給電流特性を含む動特性試験パラメータを決定する動特性試験パラメータ決定工程と、動特性試験パラメータ決定工程で決定した動特性試験パラメータを用いて、パワー半導体素子またはパワー半導体モジュールの動特性試験を行う動特性試験工程と、を有することを特徴とする試験方法。
【選択図】図1
特許請求の範囲【請求項１】
静特性試験及び動特性試験を行うことを含むパワー半導体素子または複数のパワー半導体素子を有するパワー半導体モジュールの試験方法であって、
パワー半導体素子またはパワー半導体モジュールの静特性試験を行って静特性を取得する静特性試験工程と、
前記静特性試験工程で得られた前記静特性に基づいて、動特性試験に用いる印加電圧特性および／または供給電流特性を含む動特性試験パラメータを決定する動特性試験パラメータ決定工程と、
前記動特性試験パラメータ決定工程で決定した前記動特性試験パラメータを用いて、前記パワー半導体素子または前記パワー半導体モジュールの動特性試験を行う動特性試験工程と、
を有することを特徴とする試験方法。
続きを表示（約 1,500 文字）【請求項２】
前記印加電圧特性を印加電圧の波形に基づくパラメータとし、前記供給電流特性を供給電流の波形に基づくパラメータとすることを特徴とする請求項１に記載の試験方法。
【請求項３】
前記動特性試験パラメータ決定工程において、前記印加電圧および／または前記供給電流の、平均値、ピーク値、周期、パルスの立ち上がりの傾き、パルスの立ち下がりの傾き、パルスの立ち上がりの時間遅れ、パルスの立ち下がりの時間遅れ、試験時間の少なくとも一つを決定することを特徴とする請求項２に記載の試験方法。
【請求項４】
前記静特性と、前記動特性試験に用いる印加電圧および／または供給電流の関係を予め求めておき、
前記動特性試験パラメータ決定工程において、予め求めておいた前記関係を、前記静特性試験工程で得られた前記静特性に適用することにより、前記動特性試験に用いる動特性試験パラメータを決定することを特徴とする請求項１に記載の試験方法。
【請求項５】
前記動特性試験工程で行う動特性試験を、短絡電流、スイッチング特性、リカバリ特性の少なくとも一つの特性を取得する試験とすることを特徴とする請求項１に記載の試験方法。
【請求項６】
前記静特性試験工程で得られた静特性であるゲート駆動しきい値Ｖｔｈを用い、
前記動特性試験パラメータ決定工程において、前記ゲート駆動しきい値Ｖｔｈに基づいて、前記印加電圧特性としてパルス状の電圧の波形を決定し、
前記動特性試験工程において、前記決定したパルス状の電圧の波形を用いて短絡電流試験を行うことを特徴とする請求項１に記載の試験方法。
【請求項７】
前記パワー半導体素子または前記パワー半導体モジュールに用いられる前記複数のパワー半導体素子は、入力端子と出力端子とゲート端子を有し、
前記動特性試験工程で行う前記動特性試験を、前記入力端子と前記出力端子の間に電圧源を接続して第１の電圧を印加するとともに、前記ゲート端子にパルス信号源を接続して第２の電圧としてパルス状のゲート電圧を印加することにより、前記パワー半導体素子または前記複数のパワー半導体素子に規定の電圧の印加および／または電流の供給を行う試験とし、
前記動特性試験パラメータ決定工程において、前記第１の電圧と前記第２の電圧の少なくとも一方を決定することを特徴とする請求項１に記載の試験方法。
【請求項８】
前記パワー半導体素子または前記パワー半導体モジュールに用いられる前記複数のパワー半導体素子をＩＧＢＴとし、前記入力端子を前記ＩＧＢＴのコレクタとし、前記出力端子を前記ＩＧＢＴのエミッタとすることを特徴とする請求項７に記載の試験方法。
【請求項９】
前記パワー半導体素子または前記パワー半導体モジュールに用いられる前記複数のパワー半導体素子をＭＯＳＦＥＴとし、前記入力端子を前記ＭＯＳＦＥＴのドレインとし、前記出力端子を前記ＭＯＳＦＥＴのソースとすることを特徴とする請求項７に記載の試験方法。
【請求項１０】
パワー半導体素子または複数のパワー半導体素子を有するパワー半導体モジュールの製造方法であって、
パワー半導体素子または複数のパワー半導体素子を有するパワー半導体モジュールを作製する工程と、
前記パワー半導体素子または前記パワー半導体モジュールの検査工程と、を含み、
前記検査工程において、請求項１～９のいずれか一項に記載の試験方法を用いて検査を行うことを特徴とする製造方法。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、パワー半導体素子またはパワー半導体モジュール、その試験方法並びに製造方法及び試験装置に関する。
続きを表示（約 1,100 文字）【背景技術】
【０００２】
近年、ＥＶ車両のメインインバータでは大きな電力が用いられ、例えば１０００Ａ以上の大電流での駆動をおこなうことが知られている。この大電流の駆動に際しては、大電流を流せるパワー半導体素子が使用される。
【０００３】
実際にＥＶのメインインバータの駆動にパワー半導体素子が使用されると、例えば何らかの原因で、パワー半導体素子に短絡電流が流れる可能性がある。従って、短絡電流の遮断等の保護を行う必要があるが、制御システムが短絡を検知してシステム全体に保護の指示を行うには相応の時間がかかるため、パワー半導体素子には、少なくともその時間以上の短絡電流の印加への耐量が求められる。
【０００４】
このため、パワー半導体素子の出荷前には、保護にかかる時間よりも長い所定の時間を決めて、この所定時間の間、パワー半導体素子に所定の短絡電流を流し、破壊の有無を確認する試験を行う。その結果、破壊しないことが保証されるもののみを出荷する、ということが一般的に行われている。
【０００５】
この短絡電流のように、パワー半導体素子をシステムに実装した場合の実動状態で性能を測定する試験を動特性試験という。一方、パワー半導体素子単体または複数のパワー半導体素子を有するパワー半導体モジュール単体での定常状態で性能を測定する試験を静特性試験という。
【０００６】
動特性試験としては、例えば、短絡電流、スイッチング特性、リカバリ特性などの特性を取得する試験がある。
【０００７】
静特性試験としては、例えば、ゲート駆動しきい値Ｖｔｈ、ゲート抵抗、ブレイクダウン電圧を求める試験などがある。
【０００８】
また、検査装置としては、特許文献１に半導体デバイスの検査装置が開示されており、検査用の電子回路をワンチップ化して小型化することができるとともに、検査信号供給回路の出力インピーダンスを所定の値とすることができ、検査対象の半導体デバイスにダメージを与えることなく精度良く検査することのできる半導体デバイスの検査装置を提供することができる、と記載されている。
【先行技術文献】
【特許文献】
【０００９】
特開２０１３－１３０４２７号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
パワー半導体素子または複数のパワー半導体素子を有するパワー半導体モジュールは、大電圧、大電流を扱う場合が多く、使い方によっては壊れる可能性も考えられるので、例えば上記の短絡電流のような動特性試験によって、壊れないことを保証する必要がある。
（【００１１】以降は省略されています）

関連特許