特許ウォッチ

公開番号2025150012
公報種別公開特許公報(A)
公開日2025-10-09
出願番号2024050649
出願日2024-03-27
発明の名称半導体素子およびその製造方法
出願人日亜化学工業株式会社
代理人弁理士法人新樹グローバル・アイピー
主分類H01L 21/301 20060101AFI20251002BHJP(基本的電気素子)
要約【課題】溝から外れた位置で割れる確率を低減することができる半導体素子の製造方法を提供する。
【解決手段】結晶構造を有する基板と、前記基板に積層された複数の半導体層と、を含む積層体を準備する工程と、前記積層体に先端が枝分かれした形状の溝を形成し、前記溝を起点として分割する工程と、を備える、半導体素子の製造方法。
【選択図】図11
特許請求の範囲【請求項１】
結晶構造を有する基板と、前記基板に積層された複数の半導体層と、を含む積層体を準備する工程と、
前記積層体に先端が枝分かれした形状の溝を形成し、前記溝を起点として分割する工程と、を備える、半導体素子の製造方法。
続きを表示（約 1,100 文字）【請求項２】
前記積層体は、第１主面および第２主面を有し、
前記分割する工程において、前記第１主面に到達し前記第２主面には到達しない前記溝を形成し、前記溝が形成された前記積層体を前記第２主面の側から押圧することで、前記溝を起点として亀裂を発生させ、前記積層体を分割する、請求項１に記載の半導体素子の製造方法。
【請求項３】
前記分割する工程において、前記積層体を分割する方向は、前記基板の劈開容易方向とは異なる方向である、請求項１に記載の半導体素子の製造方法。
【請求項４】
前記半導体素子の平面視形状は、短手方向と長手方向を有する形状であり、
前記分割する工程は、前記長手方向の側面を形成する工程である、請求項１に記載の半導体素子の製造方法。
【請求項５】
前記積層体を劈開によって分割することによって、前記短手方向の側面を形成する工程を備える、請求項４に記載の半導体素子の製造方法。
【請求項６】
前記複数の半導体層は、第１導電型半導体層と、第２導電型半導体層と、前記第１導電型半導体層と前記第２導電型半導体層に挟まれた活性層と、を有し、
前記半導体素子は、半導体レーザ素子である、請求項１から５のいずれか１項に記載の半導体素子の製造方法。
【請求項７】
前記分割する工程によって形成される前記半導体素子の側面の長さは、１ｍｍ以上である、請求項１に記載の半導体素子の製造方法。
【請求項８】
前記積層体の厚さは、７０μｍ以下である、請求項１に記載の半導体素子の製造方法。
【請求項９】
長手方向の側面と、短手方向の側面と、第１主面と、第２主面と、を有する積層体を備え、
前記長手方向の側面は、
粗面を含む第１領域と、
前記第１領域から前記第２主面に向かって伸びる複数の筋状の段差を含む第２領域と、を有し、
前記第１領域と前記第２領域の境界に複数の凹部が設けられている、半導体素子。
【請求項１０】
前記長手方向の側面は、前記第１主面と交わる第１辺と、前記短手方向の側面と交わる第２辺と、前記第２主面と交わる第３辺と、を有し、
前記第１領域は、前記第１辺と一致する第１境界と、前記第２辺から離れて前記第２辺と向かい合う第２境界と、前記第３辺から離れて前記第３辺と向かい合う第３境界と、を有し、
前記複数の凹部は、前記第３境界に設けられている、請求項９に記載の半導体素子。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体素子およびその製造方法に関する。
続きを表示（約 1,400 文字）【背景技術】
【０００２】
特許文献１には、III族窒化物半導体基板を含むウエハに分割ガイド溝を形成し、分割ガイド溝に沿ってウエハが分割されることにより、個別素子を得る方法が記載されている。
【先行技術文献】
【特許文献】
【０００３】
特開２００９－８１４２８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本開示は、溝から外れた位置で割れる確率を低減することができる半導体素子の製造方法を提供する。また、外観異常の発生率が低減された半導体素子を提供する。
【課題を解決するための手段】
【０００５】
本開示に係る半導体素子の製造方法の一態様は、結晶構造を有する基板と、前記基板に積層された複数の半導体層と、を含む積層体を準備する工程と、前記積層体に先端が枝分かれした形状の溝を形成し、前記溝を起点として分割する工程と、を備える。
【０００６】
本開示に係る半導体素子の一態様は、長手方向の側面と、短手方向の側面と、第１主面と、第２主面と、を有する積層体を備え、前記長手方向の側面は、粗面を含む第１領域と、前記第１領域から前記第２主面に向かって伸びる複数の筋状の段差を含む第２領域と、を有し、前記第１領域と前記第２領域の境界に複数の凹部が設けられている。
【発明の効果】
【０００７】
上述の半導体素子の製造方法によれば、溝から外れた位置で割れる確率を低減することができる。また、外観異常の発生率が低減された半導体素子を得ることができる。
【図面の簡単な説明】
【０００８】
一実施形態の半導体素子の製造方法を示すフローチャートである。
一実施形態の半導体素子の製造方法を示す模式的な平面図である。
図２のIII－III線における断面図である。
一実施形態の半導体素子の製造方法を示す模式的な平面図である。
一実施形態の半導体素子の製造方法を示す模式的な平面図である。
図５のVI－VI線における断面図である。
溝の形状の一例を示す一部拡大図である。
一実施形態の半導体素子の製造方法を示す模式的な断面図である。
一実施形態の半導体素子を示す模式的な平面図である。
図９のX－X線における断面図である。
一実施形態の半導体素子を示す模式的な斜視図である。
一実施形態の半導体素子の側面を示す模式的な図である。
実施例２の半導体素子の製造方法における溝の光学顕微鏡写真である。
実施例２の半導体素子の側面の走査型電子顕微鏡（ＳＥＭ）写真である。
【発明を実施するための形態】
【０００９】
以下、図面を参照し、本発明の一実施形態について説明する。なお、各図面中、同じ要素には同じ符号を付している。
【００１０】
図１は、本実施形態の半導体素子の製造方法を示すフローチャートである。図２から図８は、本実施形態に係る半導体素子の製造方法を説明するための模式図である。図９から図１２は、本実施形態に係る半導体素子を説明するための模式図である。
（【００１１】以降は省略されています）

関連特許