特許ウォッチ

公開番号2025145876
公報種別公開特許公報(A)
公開日2025-10-03
出願番号2024046351
出願日2024-03-22
発明の名称半導体装置
出願人ローム株式会社
代理人個人
主分類H01F 27/36 20060101AFI20250926BHJP(基本的電気素子)
要約【課題】絶縁破壊の発生を抑制可能な半導体装置を提供する。
【解決手段】半導体装置A10は、第1方向xに互いに離れて配置されたリード31およびリード32を含む導通支持体と、リード31に搭載された半導体素子11と、リード32に搭載された半導体素子14と、半導体素子11と半導体素子14とを電気的に接続するワイヤ41と、導通支持体の一部、半導体素子11、半導体素子14、およびワイヤ41を覆う封止樹脂5と、を備える。半導体素子11は、厚さ方向zの一方を向く主面11a、主面11aに配置されたパッド112、パッド112と電位が異なるシールリング部123とを含む。ワイヤ41は、銅を含み、且つ、パッド112に接合されている。ワイヤ41とシールリング部113との厚さ方向zの距離d2は、所定の距離d0よりも大きく、パッド112とシールリング部113との第1方向xの距離d11は、100μm以上300μm以下である。
【選択図】図7
特許請求の範囲【請求項１】
厚さ方向に直交する第１方向に互いに離れて配置された第１リードおよび第２リードを含む導通支持体と、
前記第１リードに搭載された第１半導体素子と、
前記第２リードに搭載された第２半導体素子と、
前記第１半導体素子と前記第２半導体素子とを電気的に接続する第１ワイヤと、
前記導通支持体の一部、前記第１半導体素子、前記第２半導体素子、および前記第１ワイヤを覆う封止樹脂と、
を備え、
前記第１半導体素子は、前記厚さ方向の一方を向く主面と、前記主面に配置された第１パッドと、前記第１パッドと電位が異なるシールリング部とを含み、
前記第１ワイヤは、銅を含み、且つ、前記第１パッドに接合され、
前記第１ワイヤと前記シールリング部との前記厚さ方向の第１距離は、式（１）によって決定される距離ｄ０よりも大きく、
前記第１パッドと前記シールリング部との前記第１方向の第２距離は、１００μｍ以上３００μｍ以下である、半導体装置。
TIFF
2025145876000006.tif
21
158
ここで、Ｙは当該半導体装置に求められる絶縁寿命年数［年］であり、Ａ，Ｂは前記封止樹脂の材料によって決定される定数であり、０．１５は、距離ｄ０［ｍｍ］を算出するためのオフセット値であり、Ｘは電圧［ｋＶｒｍｓ］である。
続きを表示（約 870 文字）【請求項２】
前記第１半導体素子は、前記主面に、前記第１パッドから前記シールリング部に向かって、前記第１方向に第３距離離れた地点を有し、
前記第３距離は、５０μｍ以上１５０μｍ以下であり、
前記第１ワイヤと前記地点との前記厚さ方向の第４距離は、前記第１距離の８５％以上９５％以下である、請求項１に記載の半導体装置。
【請求項３】
前記第２距離は、前記第１距離よりも大きい、請求項１に記載の半導体装置。
【請求項４】
前記第１半導体素子は、前記主面に配置された第２パッドを含み、
前記第２パッドの電位は、前記第１パッドの電位と異なる、請求項１に記載の半導体装置。
【請求項５】
前記第１半導体素子は、前記厚さ方向について離隔する上側巻線と下側巻線とを含み、
前記上側巻線は、前記第１パッドに導通し、
前記下側巻線は、前記第２パッドに導通する、請求項４に記載の半導体装置。
【請求項６】
前記第１半導体素子は、前記第１リードと同じ電位である半導体基板を含み、
前記上側巻線および前記下側巻線は、前記厚さ方向について、前記半導体基板を基準に、前記第１リードと反対側に位置する、請求項５に記載の半導体装置。
【請求項７】
前記下側巻線は、前記半導体基板と同じ電位である、請求項６に記載の半導体装置。
【請求項８】
前記シールリング部は、前記厚さ方向について、前記半導体基板を基準に、前記上側巻線および前記下側巻線と同じ側に位置し、且つ、前記半導体基板に立設されている、請求項６に記載の半導体装置。
【請求項９】
前記第２パッドに接合される第２ワイヤをさらに備える、請求項４に記載の半導体装置。
【請求項１０】
前記第２ワイヤの前記厚さ方向の最頂部は、前記第１ワイヤの前記厚さ方向の最頂部よりも低い、請求項９に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本開示は、半導体装置に関する。
続きを表示（約 4,300 文字）【背景技術】
【０００２】
電気自動車もしくはハイブリッド自動車、または家電機器などに使用されているインバータ装置には、半導体装置が使用されている。インバータ装置は、たとえば半導体装置と、ＩＧＢＴ（Insulated Gate Bipolar Transistor）またはＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）などのスイッチング素子とを備える。当該半導体装置は、制御素子および駆動素子を有する。当該インバータ装置においては、ＥＣＵ（Engine Control Unit）から出力された制御信号が、当該半導体装置の制御素子に入力される。制御素子は、制御信号をＰＷＭ（Pulse Width Modulation）制御信号に変換し、駆動素子に伝送する。駆動素子は、ＰＷＭ制御信号に基づき、たとえば６つのスイッチング素子を所望のタイミングで駆動させる。これにより、車載用バッテリの直流電力からモータ駆動用の三相交流電力が生成される。
【０００３】
前記半導体装置において、前記制御素子に供給される電源電圧は低電圧（約５Ｖ）であるのに対して、前記駆動素子に供給される電源電圧は高電圧（約６００Ｖ以上）であることがある。このように、電源電圧が異なる複数の素子間で信号を伝達する手段として、絶縁素子が用いられている。たとえば、特許文献１には、絶縁素子を備える半導体装置（インテリジェントパワーモジュール）の一例が開示されている。特許文献１に記載のインテリジェントパワーモジュールは、制御回路と、アーム回路（上アームまたは下アーム）と、絶縁トランスとを備える。制御回路は、ＣＰＵまたは論理ＩＣ、あるいは論理ＩＣとＣＰＵが搭載されたシステムＬＳＩなどで構成される。アーム回路は、ゲートドライバＩＣが設けられている。絶縁トランスは、制御回路とアーム回路との間の信号を絶縁状態で伝送する。制御回路のＣＰＵは、スイッチング素子の導通または非導通をそれぞれ指示するゲートドライブ用ＰＷＭ信号を生成し、絶縁トランスを介して、このゲートドライブ用ＰＷＭ信号をアーム回路のゲートドライバＩＣに絶縁伝送する。そして、ゲートドライバＩＣは、ゲートドライブ用ＰＷＭ信号に基づいてゲート信号を生成し、スイッチング素子の制御端子を駆動することにより、スイッチング素子をスイッチング動作させる。
【先行技術文献】
【特許文献】
【０００４】
特開２００９－４９０３５号公報
【０００５】
［概要］
電源電圧が異なる複数の素子を一つのパッケージ内に搭載することがあり、この場合、一つのパッケージ内に相対的に高電圧となる部分と低電圧となる部分とが混在する。このような半導体装置は、絶縁破壊が生じる虞がある。たとえば、絶縁破壊は、電源電圧の電位差が大きい程、発生しやすい傾向がある。絶縁破壊の発生は、半導体装置を故障させる原因であり、半導体装置の信頼性を低下させる。
【０００６】
本開示は、上記事情に鑑みて考え出されたものであり、その目的は、絶縁破壊の発生を抑制可能な半導体装置を提供することにある。また、絶縁破壊の発生を抑制可能な半導体装置の設計方法および当該半導体装置の製造方法を提供することにある。
【０００７】
本開示によって提供される半導体装置は、厚さ方向に直交する第１方向に互いに離れて配置された第１リードおよび第２リードを含む導通支持体と、前記第１リードに搭載された第１半導体素子と、前記第２リードに搭載された第２半導体素子と、前記第１半導体素子と前記第２半導体素子とを電気的に接続する第１ワイヤと、前記導通支持体の一部、前記第１半導体素子、前記第２半導体素子、および前記第１ワイヤを覆う封止樹脂と、を備え、前記第１半導体素子は、前記厚さ方向の一方を向く主面と、前記主面に配置された第１パッドと、前記第１パッドと電位が異なるシールリング部とを含み、前記第１ワイヤは、銅を含み、且つ、前記第１パッドに接合され、前記第１ワイヤと前記シールリング部との前記厚さ方向の第１距離は、式（１）によって決定される距離ｄ０よりも大きく、前記第１パッドと前記シールリング部との前記第１方向の第２距離は、１００μｍ以上３００μｍ以下である。
TIFF
2025145876000002.tif
19
158
ここで、Ｙは当該半導体装置に求められる絶縁寿命年数［年］であり、Ａ，Ｂは前記封止樹脂の材料によって決定される定数であり、０．１５は、距離ｄ０［ｍｍ］を算出するためのオフセット値であり、Ｘは電圧［ｋＶｒｍｓ］である。
【図面の簡単な説明】
【０００８】
図１は、第１実施形態にかかる半導体装置を示す平面図である。
図２は、図１の平面図において、封止樹脂を想像線で示した図である。
図３は、第１実施形態にかかる半導体装置を示す正面図である。
図４は、第１実施形態にかかる半導体装置を示す左側面図である。
図５は、第１実施形態にかかる半導体装置を示す右側面図である。
図６は、図２のＶＩ－ＶＩ線に沿う断面図である。
図７は、図６の一部を拡大した要部拡大断面図である。
図８は、図２のＶＩＩＩ－ＶＩＩＩ線に沿う断面図である。
図９は、第１実施形態にかかる半導体装置の複数の半導体素子のうちの１つ（絶縁素子）の内部構造を示す要部断面図である。
図１０は、第１実施形態にかかる半導体装置の製造方法の一例を示すフローチャートである。
図１１は、図１０に示す製造方法の一工程を示す平面図である。
図１２は、図１０に示す製造方法の一工程を示す平面図である。
図１３は、図１０に示す製造方法の一工程を示す平面図である。
図１４は、図１０に示す製造方法の一工程を示す平面図である。
図１５は、図１０に示す製造方法の一工程を示す平面図である。
図１６は、図１０に示す製造方法の一工程を示す断面図である。
図１７は、図１０に示す製造方法の一工程を示す平面図である。
図１８は、第１実施形態の第１変形例にかかる半導体装置を示す平面図であって、封止樹脂を想像線で示した図である。
図１９は、図１８のＸＩＸ－ＸＩＸ線に沿う断面図である。
図２０は、図１９の一部を拡大した要部拡大断面図である。
図２１は、第１実施形態の第２変形例にかかる半導体装置を示す要部拡大断面図である。
図２２は、第２実施形態にかかる半導体装置を示す平面図である。
図２３は、図２２の平面図において、封止樹脂を想像線で示した図である。
図２４は、図２３のＸＸＩＶ－ＸＸＩＶ線に沿う断面図である。
図２５は、図２４の一部を拡大した要部拡大断面図である。
図２６は、第２実施形態にかかる半導体装置の複数の半導体素子のうちの２つ（２つの絶縁素子）の内部構造を示す要部断面図である。
図２７は、第２実施形態にかかる半導体装置の製造方法の一例を示すフローチャートである。
図２８は、図２７に示す製造方法の一工程を示す平面図である。
図２９は、図２７に示す製造方法の一工程を示す断面図である。
図３０は、第２実施形態の変形例にかかる半導体装置を示す要部拡大断面図である。
図３１は、第３実施形態にかかる半導体装置を示す平面図であって、封止樹脂を想像線で示した図である。
図３２は、図３１のＸＸＸＩＩ－ＸＸＸＩＩ線に沿う断面の一部を拡大した要部拡大断面図である。
図３３は、第３実施形態の変形例にかかる半導体装置を示す要部拡大断面図である。
図３４は、第４実施形態にかかる半導体装置を示す平面図であって、封止樹脂を想像線で示した図である。
図３５は、図３４のＸＸＸＶ－ＸＸＸＶ線に沿う断面の一部を拡大した要部拡大断面図である。
【０００９】
［詳細な説明］
本開示の半導体装置、半導体装置の設計方法および半導体装置の製造方法の好ましい実施の形態について、図面を参照して、以下に説明する。以下では、同一あるいは類似の構成要素には、同じ符号を付して重複する説明を省略する。
【００１０】
本開示において、「ある物Ａがある物Ｂに形成されている」および「ある物Ａがある物Ｂ（の）上に形成されている」とは、特段の断りのない限り、「ある物Ａがある物Ｂに直接形成されていること」、および、「ある物Ａとある物Ｂとの間に他の物を介在させつつ、ある物Ａがある物Ｂに形成されていること」を含む。同様に、「ある物Ａがある物Ｂに配置されている」および「ある物Ａがある物Ｂ（の）上に配置されている」とは、特段の断りのない限り、「ある物Ａがある物Ｂに直接配置されていること」、および、「ある物Ａとある物Ｂとの間に他の物を介在させつつ、ある物Ａがある物Ｂに配置されていること」を含む。同様に、「ある物Ａがある物Ｂ（の）上に位置している」とは、特段の断りのない限り、「ある物Ａがある物Ｂに接して、ある物Ａがある物Ｂ（の）上に位置していること」、および、「ある物Ａとある物Ｂとの間に他の物が介在しつつ、ある物Ａがある物Ｂ（の）上に位置していること」を含む。また、「ある方向に見てある物Ａがある物Ｂに重なる」とは、特段の断りのない限り、「ある物Ａがある物Ｂのすべてに重なること」、および、「ある物Ａがある物Ｂの一部に重なること」を含む。また、「ある物Ａ（の材料）がある材料Ｃを含む」とは、「ある物Ａ（の材料）がある材料Ｃからなる場合」、および、「ある物Ａ（の材料）の主成分がある材料Ｃである場合」を含む。また、「ある面Ａがある方向Ｂ（の一方側または他方側）を向く」とは、特段の断りのない限り、面Ａの方向Ｂに対する角度が９０°である場合に限定されず、面Ａが方向Ｂに対して傾いている場合を含む。また、「ある面Ａがある面Ｂに直交する」とは、特段の断りのない限り、面Ａの面Ｂに対する角度が９０°である場合に限定されず、面Ａが面Ｂに対して傾いている場合を含む。
（【００１１】以降は省略されています）

関連特許