特許ウォッチ

公開番号2025067907
公報種別公開特許公報(A)
公開日2025-04-24
出願番号2025004453,2023111297
出願日2025-01-13,2006-09-29
発明の名称フリップフロップ、シフトレジスタ
出願人株式会社半導体エネルギー研究所
代理人
主分類H03K 3/356 20060101AFI20250417BHJP(基本電子回路)
要約【課題】トランジスタ等の半導体素子の劣化を抑制することができる、シフトレジスタ等
のデジタル記憶装置を提供する。
【解決手段】シフトレジスタ等のデジタル記憶装置は、ハイレベルの信号を出力する第1
のトランジスタと、ロウレベルの信号を出力する第2のトランジスタを有する。そして、
第2のトランジスタがオンとオフとを繰り返すように制御することにより、第2のトラン
ジスタがオンになる時間を短くする。これにより、第2のトランジスタの劣化を抑制する
ことができる。
【選択図】図1
特許請求の範囲【請求項１】
クロック信号を出力するトランジスタを有するフリップフロップであって、前記複数のフリップフロップの一において、前記クロック信号を出力するトランジスタは、他のトランジスタよりもＷ（Ｗはチャネル幅）／Ｌ（Ｌはチャネル長）が大きいことを特徴とするフリップフロップ。
続きを表示（約 46 文字）【請求項２】
請求項１に記載のフリップフロップを複数有するシフトレジスタ。

発明の詳細な説明【技術分野】
【０００１】
本発明はトランジスタを用いて構成された回路を有する表示装置に関する。特に液晶等の
電気光学素子若しくは発光素子等を表示媒体として用いる表示装置及びその駆動方法に関
する。
続きを表示（約 3,800 文字）【背景技術】
【０００２】
近年、表示装置は、液晶テレビなどの大型表示装置の増加から、活発に開発が進められて
いる。特に、絶縁基板上に非結晶半導体（以下、アモルファスシリコンともいう）によっ
て構成されたトランジスタを用いて、画素回路及びシフトレジスタ等を含む駆動回路（以
下、内部回路ともいう）を一体形成する技術は、低消費電力化、低コスト化に大きく貢献
するため、活発に開発が進められている。絶縁体上に形成された内部回路は、ＦＰＣ等を
介してコントローラＩＣ等（以下、外部回路ともいう）に接続され、その動作が制御され
る。
【０００３】
上記示した内部回路の中でも、非結晶半導体によって構成されたトランジスタ（以下、ア
モルファスシリコントランジスタともいう）を用いたシフトレジスタが考案されている。
従来のシフトレジスタが有するフリップフロップの構成を図３０（Ａ）に示す（特許文献
１）。図３０（Ａ）のフリップフロップは、トランジスタ１１、トランジスタ１２、トラ
ンジスタ１３、トランジスタ１４、トランジスタ１５及びトランジスタ１７を有し、信号
線２１、信号線２２、配線２３、信号線２４、電源線２５、電源線２６に接続されている
。信号線２１、信号線２２、信号線２４、電源線２５、電源線２６には、それぞれスター
ト信号、リセット信号、クロック信号、電源電位ＶＤＤ、電源電位ＶＳＳが入力される。
図３０（Ａ）のフリップフロップの動作期間は、図３０（Ｂ）のタイミングチャートに示
すように、セット期間、選択期間、リセット期間、非選択期間に分割され、動作期間のう
ちのほとんどが非選択期間となる。
【０００４】
ここで、非選択期間においてトランジスタ１２及びトランジスタ１６がオンしている。よ
って、トランジスタ１２及びトランジスタ１６の半導体層にアモルファスシリコンを用い
ているので、劣化等によりしきい値電圧（Ｖｔｈ）に変動が生じる。より具体的には、し
きい値電圧が上昇する。つまり、従来のシフトレジスタは、トランジスタ１２及びトラン
ジスタ１６のしきい値電圧が上昇してオンできなくなるため、ノード４１及び配線２３に
ＶＳＳを供給することができずに誤動作を起こす。
【０００５】
この問題を解決すべく、非特許文献１、非特許文献２及び非特許文献３において、トラン
ジスタ１２のしきい値電圧のシフトを抑制できるシフトレジスタが考案されている。非特
許文献１、非特許文献２及び非特許文献３では、新たなトランジスタ（第１のトランジス
タとする）をトランジスタ１２（第２のトランジスタとする）と並列に配置し、非選択期
間において、第１のトランジスタのゲート電極及び第２のトランジスタのゲート電極にそ
れぞれ反転した信号を入力することで、第１のトランジスタ及び第２のトランジスタのし
きい値電圧のシフトを抑制している。
【０００６】
さらに、非特許文献４では、トランジスタ１２だけでなく、トランジスタ１６のしきい値
電圧のシフトも抑制できるシフトレジスタが考案されている。非特許文献４では、新たな
トランジスタ（第１のトランジスタとする）をトランジスタ１２（第２のトランジスタと
する）と並列に配置し、さらに別の新たなトランジスタ（第３のトランジスタとする）を
トランジスタ１６（第４のトランジスタとする）と並列に配置する。そして、非選択期間
において、第１のトランジスタのゲート電極及び第２のトランジスタのゲート電極にそれ
ぞれ反転した信号を入力し、第３のトランジスタのゲート電極及び第４のトランジスタの
ゲート電極にそれぞれ反転した信号を入力することで、第１のトランジスタ、第２のトラ
ンジスタ、第３のトランジスタ及び第４のトランジスタのしきい値電圧のシフトを抑制し
ている。
【０００７】
さらに、非特許文献５では、トランジスタ１２のゲート電極に交流パルスを印加すること
で、トランジスタ１２のしきい値電圧のシフトを抑制している。
【０００８】
なお、非特許文献６及び非特許文献７の表示装置は、アモルファスシリコントランジスタ
で構成されるシフトレジスタを走査線駆動回路として用いて、さらにＲ、Ｇ、Ｂのサブ画
素に１つの信号線からビデオ信号を入力することで、信号線の数を１／３に減らしている
。こうして、非特許文献６及び非特許文献７の表示装置は、表示パネルとドライバＩＣと
の接続数を減らしている。
【先行技術文献】
【特許文献】
【０００９】
特開２００４－１５７５０８号公報
【非特許文献】
【００１０】
ＳｏｏＹｏｕｎｇＹｏｏｎ，ｅｔａｌ．， ”ＨｉｇｈｌｙＳｔａｂｌｅＩｎｔｅｇｒａｔｅｄＧａｔｅＤｒｉｖｅｒＣｉｒｃｕｉｔｕｓｉｎｇａ－ＳｉＴＦＴｗｉｔｈＤｕａｌＰｕｌｌ－ｄｏｗｎＳｔｒｕｃｔｕｒｅ”，ＳＯＣＩＥＴＹＦＯＲＩＮＦＯＲＭＡＴＩＯＮＤＩＳＰＬＡＹ２００５ＩＮＴＥＲＮＡＴＩＯＮＡＬＳＹＭＰＯＳＩＵＭＤＩＧＥＳＴＯＦＴＥＣＨＮＩＣＡＬＰＡＰＥＲＳ，ＶｏｌｕｍｅＸＸＸＶＩ，ｐ．３４８－３５１
ＢｉｎｎＫｉｍ，ｅｔａｌ．， ”ａ－ＳｉＧａｔｅＤｒｉｖｅｒＩｎｔｅｇｒａｔｉｏｎｗｉｔｈＴｉｍｅＳｈａｒｅｄＤａｔａＤｒｉｖｉｎｇ”，ＰｒｏｃｅｅｄｉｎｇｓｏｆＴｈｅ１２ｔｈＩｎｔｅｒｎａｔｉｏｎａｌＤｉｓｐｌａｙＷｏｒｋｓｈｏｐｓｉｎｃｏｎｊｕｎｃｔｉｏｎｗｉｔｈＡｓｉａＤｉｓｐｌａｙ２００５，ｐ．１０７３－１０７６
ＭｉｎｄｏｏＣｈｕｎ，ｅｔａｌ．， ”ＩｎｔｅｇｒａｔｅｄＧａｔｅＤｒｉｖｅｒＵｓｉｎｇＨｉｇｈｌｙＳｔａｂｌｅａ－ＳｉＴＦＴ’ｓ”，ＰｒｏｃｅｅｄｉｎｇｓｏｆＴｈｅ１２ｔｈＩｎｔｅｒｎａｔｉｏｎａｌＤｉｓｐｌａｙＷｏｒｋｓｈｏｐｓｉｎｃｏｎｊｕｎｃｔｉｏｎｗｉｔｈＡｓｉａＤｉｓｐｌａｙ２００５，ｐ．１０７７－１０８０
Ｃｈｕｎ－Ｃｈｉｎｇ，ｅｔａｌ．， ”ＩｎｔｅｇｒａｔｅｄＧａｔｅＤｒｉｖｅｒＣｉｒｃｕｉｔＵｓｉｎｇａ－ＳｉＴＦＴ”，ＰｒｏｃｅｅｄｉｎｇｓｏｆＴｈｅ１２ｔｈＩｎｔｅｒｎａｔｉｏｎａｌＤｉｓｐｌａｙＷｏｒｋｓｈｏｐｓｉｎｃｏｎｊｕｎｃｔｉｏｎｗｉｔｈＡｓｉａＤｉｓｐｌａｙ２００５，ｐ．１０２３－１０２６
ＹｏｎｇＨｏＪａｎｇ，ｅｔａｌ．， ”Ａ－ＳｉＴＦＴｌｎｔｅｇｒａｔｅｄＧａｔｅＤｒｉｖｅｒｗｉｔｈＡＣ－ＤｒｉｖｅｎＳｉｎｇｌｅＰｕｌｌ－ｄｏｗｎＳｔｒｕｃｔｕｒｅ”，ＳＯＣＩＥＴＹＦＯＲＩＮＦＯＲＭＡＴＩＯＮＤＩＳＰＬＡＹ２００６ＩＮＴＥＲＮＡＴＩＯＮＡＬＳＹＭＰＯＳＩＵＭＤＩＧＥＳＴＯＦＴＥＣＨＮＩＣＡＬＰＡＰＥＲＳ，ＶｏｌｕｍｅＸＸＸＶＩＩ，ｐ．２０８－２１１
ＪｉｎＹｏｕｎｇＣｈｏｉ，ｅｔａｌ．， ”ＡＣｏｍｐａｃｔａｎｄＣｏｓｔ－ｅｆｆｉｃｉｅｎｔＴＦＴ－ＬＣＤｔｈｒｏｕｇｈｔｈｅＴｒｉｐｌｅ－ＧａｔｅＰｉｘｃｅｌＳｔｒｕｃｔｕｒｅ”，ＳＯＣＩＥＴＹＦＯＲＩＮＦＯＲＭＡＴＩＯＮＤＩＳＰＬＡＹ２００６ＩＮＴＥＲＮＡＴＩＯＮＡＬＳＹＭＰＯＳＩＵＭＤＩＧＥＳＴＯＦＴＥＣＨＮＩＣＡＬＰＡＰＥＲＳ，ＶｏｌｕｍｅＸＸＸＶＩＩ，ｐ．２７４－２７６
ＹｏｎｇＳｏｏｎＬｅｅ，ｅｔａｌ．， ”ＡｄｖａｎｃｅｄＴＦＴ－ＬＣＤＤａｔａＬｉｎｅＲｅｄｕｃｔｉｏｎＭｅｔｈｏｄ”，ＳＯＣＩＥＴＹＦＯＲＩＮＦＯＲＭＡＴＩＯＮＤＩＳＰＬＡＹ２００６ＩＮＴＥＲＮＡＴＩＯＮＡＬＳＹＭＰＯＳＩＵＭＤＩＧＥＳＴＯＦＴＥＣＨＮＩＣＡＬＰＡＰＥＲＳ，ＶｏｌｕｍｅＸＸＸＶＩＩ，ｐ．１０８３－１０８６
【発明の概要】
【発明が解決しようとする課題】
（【００１１】以降は省略されています）

関連特許