特許ウォッチ

公開番号2025070133
公報種別公開特許公報(A)
公開日2025-05-02
出願番号2023180219
出願日2023-10-19
発明の名称信号伝達回路および電力変換装置
出願人三菱電機株式会社
代理人個人,個人
主分類H03K 19/0175 20060101AFI20250424BHJP(基本電子回路)
要約【課題】本開示は信号が適切に伝達されることを目的とする。
【解決手段】信号伝達回路は、第1回路と、トランスと、第2回路とを備える。第1回路は、第1信号が入力され、第1信号の論理値の変化に応じた送信信号を生成し、第1電位を動作の基準とする。トランスは、第1回路から送信信号が入力される第1コイルと、第1コイルと誘導結合して一対の受信信号を出力する第2コイルとを有する。第2回路は、第2コイルから一対の受信信号が入力され、一対の受信信号の電位差に対してヒステリシスを有する比較を行って第2信号を生成し、第2電位を動作の基準とする。第2回路は、比較を行って電位差が既定の範囲を超えるか否かを検出した結果を第2信号として出力する検出回路と、第2信号の論理値が予め設定された期間で維持されるときに、検出回路の動作をリセットするリセット回路とを有する。
【選択図】図1
特許請求の範囲【請求項１】
第１信号が入力され、前記第１信号の論理値の変化に応じた送信信号を生成し、第１電位を動作の基準とする第１回路と、
前記第１回路から前記送信信号が入力される第１コイルと、前記第１コイルと誘導結合して一対の受信信号を出力する第２コイルとを有するトランスと、
前記第２コイルから前記一対の受信信号が入力され、前記一対の受信信号の電位差に対してヒステリシスを有する比較を行って第２信号を生成し、第２電位を動作の基準とする第２回路と
を備え、
前記第２回路は、
前記比較を行って前記電位差が既定の範囲を超えるか否かを検出した結果を前記第２信号として出力する検出回路と、
前記第２信号の論理値が予め設定された期間で維持されるときに、前記検出回路の動作をリセットするリセット回路と
を有する、信号伝達回路。
続きを表示（約 2,200 文字）【請求項２】
前記第２回路は、
前記一対の受信信号に対して、前記第２電位を基準とした直流電圧をオフセット電圧として与えて得られる一対の第３信号を生成するオフセット回路
を更に有し、
前記検出回路は、前記オフセット回路で生成された前記一対の第３信号の電位差に対して前記比較を行って前記第２信号を生成する、請求項１に記載の信号伝達回路。
【請求項３】
前記オフセット回路は、
前記一対の受信信号の一方が入力される第１入力端子と、
前記一対の受信信号の他方が入力される第２入力端子と、
前記一対の第３信号の一方が入力される第１出力端子と、
前記一対の第３信号の他方が入力される第２出力端子と、
前記第１出力端子に接続される一端と、前記直流電圧が印加される他端とを有する第１抵抗と、
前記第２出力端子に接続される一端と、前記直流電圧が印加される他端とを有する第２抵抗と、
前記第１入力端子と前記第１出力端子との間に接続される第１コンデンサと、
前記第２入力端子と前記第２出力端子との間に接続される第２コンデンサとを有する、請求項２に記載の信号伝達回路。
【請求項４】
前記第２回路は、
前記第１入力端子と前記第２入力端子との間で直列に接続される、第１クランプ回路および第２クランプ回路
を更に有し、
前記第１クランプ回路は、
第１ダイオードと、
前記第１ダイオードと並列に接続され、前記第１ダイオードの順方向とは順方向が逆の第２ダイオードと、
前記第１ダイオードおよび前記第２ダイオードのそれぞれに直列に接続される第１電流制限抵抗と
を含み、
前記第２クランプ回路は、
第３ダイオードと、
前記第３ダイオードと並列に接続され、前記第３ダイオードの順方向とは順方向が逆の第４ダイオードと、
前記第３ダイオードおよび前記第４ダイオードのそれぞれに直列に接続される第２電流制限抵抗と
を含む、請求項３に記載の信号伝達回路。
【請求項５】
前記第１回路は、
前記第１信号が第１論理値を採る期間の一部において複数のパルスを有する第１パルス列と、当該一部において前記第１パルス列に後行する複数のパルスを有する第２パルス列と、が発生する第４信号を生成するパルス生成回路と、
前記第４信号の論理値の変化に応じて前記送信信号を生成する出力回路と
を含み、
前記第２パルス列におけるパルスの一周期は前記第１パルス列におけるパルスの一周期よりも長い、請求項１から４のいずれか１項に記載の信号伝達回路。
【請求項６】
前記出力回路は、
固定の電位が印加される第１電極と、前記送信信号を出力する第２電極と、前記第４信号が印加され、前記第１電極と前記第２電極との間の導通を制御する第３電極とを有するトランジスタ
を含み、
前記第１回路は、
前記第１コイルの一端に接続される一端と、前記固定の電位が印加される他端とを有する第３抵抗
を更に含む、請求項５に記載の信号伝達回路。
【請求項７】
前記出力回路は、
固定の電位が印加される第１電極と、前記送信信号を出力する第２電極と、前記第４信号が印加され、前記第１電極と前記第２電極との間の導通を制御する第３電極とを有する第１トランジスタ
を含み、
前記第１回路は、
前記第１コイルの一端に接続される第１電極と、前記固定の電位が印加される第２電極とを有し、オン状態の第２トランジスタ
を更に含む、請求項５に記載の信号伝達回路。
【請求項８】
出力線と、
固定の電位が印加される一端と、前記出力線に接続される他端とを有する第１スイッチング素子と、
前記出力線に接続される一端と、第３電位が印加される他端とを有し、前記第１スイッチング素子と排他的にオンする第２スイッチング素子と、
請求項１に記載の信号伝達回路が採用される第１信号伝達回路と、
請求項１に記載の信号伝達回路が採用される第２信号伝達回路と、
前記第１スイッチング素子の導通の許否を制御する信号を出力し、前記第１信号伝達回路が出力する前記第２信号によってセットされ、前記第２信号伝達回路が出力する前記第２信号によってリセットされる第１ラッチ回路と
を備え、
前記第１信号伝達回路における前記第２電位および前記第２信号伝達回路における前記第２電位のいずれもが、前記出力線の電位である、電力変換装置。
【請求項９】
請求項１に記載の信号伝達回路が採用される第３信号伝達回路と、
請求項１に記載の信号伝達回路が採用される第４信号伝達回路と、
前記第２スイッチング素子の導通の許否を制御する信号を出力し、前記第３信号伝達回路が出力する前記第２信号によってセットされ、前記第４信号伝達回路が出力する前記第２信号によってリセットされる第２ラッチ回路と
を更に備え、
前記第３信号伝達回路における前記第２電位および前記第４信号伝達回路における前記第２電位のいずれもが、前記第３電位である、請求項８に記載の電力変換装置。

発明の詳細な説明【技術分野】
【０００１】
本開示は、信号伝達回路および電力変換装置に関する。
続きを表示（約 1,400 文字）【背景技術】
【０００２】
特許文献１に開示される信号伝達回路は、第１コイルと第２コイルとを有するトランスと、第１コイルに接続される第１回路と、第２コイルに接続される第２回路とを備える。第１回路には第１信号が入力される。第２回路からは第２信号が出力される。
【０００３】
第２回路は、検出回路と、二つの整流回路と、制御回路および二つの出力抵抗とを備える。検出回路は第２コイルの両端のそれぞれに発生する電圧信号を検出し、電圧信号に基づいて第２信号を生成して出力する。制御回路は二つの整流回路へ与えられる制御電圧を制御し、それぞれに出力抵抗を介して送られるバイアス電圧を制御する。
【０００４】
特許文献１に開示される電力変換装置は、上述の信号伝達回路の二つと、二つのスイッチング素子と、二つのドライバ部とを備える。それぞれの信号伝達回路の第２回路はそれぞれのドライバ部の入力端子に接続される。それぞれのドライバ部の出力端子は、それぞれのスイッチング素子の入力端子に接続される。
【先行技術文献】
【特許文献】
【０００５】
国際公開第２０１８／０６６１６５号
【発明の概要】
【発明が解決しようとする課題】
【０００６】
第２コイルの両端における電圧は、例えばスイッチング素子の開閉により変動する。第２コイルの両端における電圧の変動が抑制されることは、当該第２コイルに接続された検出回路の誤動作、ひいてはスイッチング素子の開閉の誤動作の抑制に寄与する。
【０００７】
第２コイルの両端における電圧の変動を抑制し、ひいては第２回路の誤動作を抑制するには、二つの整流回路に与えられる制御電圧とバイアス電圧との制御が採用される。スイッチング素子の開閉による電位の時間変化量が顕著な場合、スイッチング素子の開閉が第２回路の誤動作を阻止できない事象が想定される。かかる事象の発生を抑制することは、信号伝達回路において第２信号が第１信号を反映し、ひいては電力変換装置においてスイッチング素子の開閉の誤動作を抑制する観点で望ましい。
【０００８】
本開示にかかる信号伝達回路は、信号が適切に伝達されることを目的とする。本開示にかかる電力変換装置は、そのスイッチング素子の誤動作の抑制を目的とする。
【課題を解決するための手段】
【０００９】
本開示にかかる信号伝達回路は：第１信号が入力され、前記第１信号の論理値の変化に応じた送信信号を生成し、第１電位を動作の基準とする第１回路と；前記第１回路から前記送信信号が入力される第１コイルと、前記第１コイルと誘導結合して一対の受信信号を出力する第２コイルとを有するトランスと；前記第２コイルから前記一対の受信信号が入力され、前記一対の受信信号の電位差に対してヒステリシスを有する比較を行って第２信号を生成し、第２電位を動作の基準とする第２回路と、を備える。
【００１０】
当該信号伝達回路の第１の態様において、前記第２回路は：前記比較を行って前記電位差が既定の範囲を超えるか否かを検出した結果を前記第２信号として出力する検出回路と；前記第２信号の論理値が予め設定された期間で維持されるときに、前記検出回路の動作をリセットするリセット回路と、を有する。
（【００１１】以降は省略されています）

関連特許