特許ウォッチ

公開番号2025066831
公報種別公開特許公報(A)
公開日2025-04-23
出願番号2025013526,2021141137
出願日2025-01-30,2021-08-31
発明の名称アイソレーションアンプ及び異常状態検出装置
出願人株式会社東芝,東芝デバイス&ストレージ株式会社
代理人弁理士法人酒井国際特許事務所
主分類H04L 25/02 20060101AFI20250416BHJP(電気通信技術)
要約【課題】異常状態の発生を高速に伝送するアイソレーションアンプ及び異常状態検出装置を提供する。
【解決手段】アイソレーションアンプ1は、入力信号をデジタル信号に変換するΔΣADC及びエンコーダを備える1次回路10と、入力信号の異常を検出する異常検出回路、絶縁した状態でエンコーダの出力及び検出信号を2次回路20に伝送するアイソレーション部、2次回路に設けられ、エンコーダの出力及び検出信号を受信し、デコード処理を行うデコーダ及びローパスフィルタを含み、出力信号を発生する出力回路並びに検出信号に基づいて、出力信号を変化させる異常入力検知出力回路を備える。入力信号及び出力信号は、一対の差動信号であり、異常入力検知出力回路は、ローパスフィルタを介さずに、アイソレーション部から検出信号を入力し、検出信号により異常が発生した期間に、出力信号である一対の差動信号の両方のレベルを同じ所定レベルだけ変化させる。
【選択図】図1
特許請求の範囲【請求項１】
検出対象の装置から与えられた入力信号をデジタル信号に変換するアナログデジタル変換回路と前記アナログデジタル変換回路の出力をエンコード処理して出力するエンコーダとを備える１次回路と、
前記１次回路に設けられ、前記入力信号に生じた異常を検出して検出信号を発生する異常検出回路と、
前記１次回路と２次回路との間を絶縁した状態で前記エンコーダの出力及び前記検出信号を前記２次回路に伝送するアイソレーション部と、
前記２次回路に設けられ、前記アイソレーション部により伝送された前記エンコーダの出力及び前記検出信号を受信し、前記エンコード処理に対応するデコード処理を行うデコーダを含み、前記入力信号に対応する出力信号を発生する出力回路と、
前記２次回路に設けられ、前記検出信号に基づいて、前記出力回路の出力信号を所定の法則で変化させて前記２次回路の出力信号とする異常入力検知出力回路と、を具備し、
前記出力回路は、前記デコーダの出力をアナログ信号に変換するデジタルアナログ変換回路と、前記デジタルアナログ変換回路の出力の高域を制限して前記出力信号を発生するローパスフィルタとを含み、
前記入力信号及び前記出力信号は、一対の差動信号であり、
前記異常入力検知出力回路は、前記ローパスフィルタを介さずに、前記アイソレーション部から伝送される前記検出信号を入力し、入力された検出信号から異常が発生したことを検知し、前記検出信号により異常が発生したことが示された期間における前記出力信号である一対の差動信号の両方のレベルを同じ所定レベルだけ変化させる、アイソレーションアンプ。
続きを表示（約 300 文字）【請求項２】
請求項１に記載のアイソレーションアンプと、
前記アイソレーションアンプの出力信号から前記検出対象の装置から与えられた前記入力信号の異常の有無を検出して異常検出結果を制御回路に出力する検出回路と、を具備する異常状態検出装置。
【請求項３】
前記アイソレーションアンプの出力信号に含まれる前記入力信号に対応する信号を出力する処理回路と、
前記処理回路の出力と前記入力信号に異常が発生したことを示す信号とを前記検出回路からの前記異常検出結果に基づいて切換えて前記制御回路の共通端子に出力するセレクタと、を具備する請求項２に記載の異常状態検出装置。

発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、アイソレーションアンプ及び異常状態検出装置に関する。
続きを表示（約 2,700 文字）【背景技術】
【０００２】
従来、電気的絶縁と信号伝送を両立するデバイスとして、アイソレーションアンプが用いられている。アイソレーションアンプは、産業、通信、民生、車載分野等様々なアプリケーションで広く応用されており、例えば、大電源電圧、大電流で駆動されるモータと、このモータを制御するＭＰＵ（マイクロプロセッサ・ユニット）との間のデータ伝送等に用いられる。例えば、アイソレーションアンプは、検出対象の回路の高電圧や大電流を検出する電流センサや電圧センサ等の実現に利用される。
【０００３】
ところで、検出対象の回路に異常が生じてアイソレーションアンプに過大入力が発生することがある。この場合、システム全体の保護の観点から、アイソレーションアンプは、異常の発生を短時間で伝達する必要がある。しかしながら、アイソレーションアンプのデータ伝送経路における伝達速度は比較的低速であり、過大入力等の異常状態の伝達には比較的長い時間を要するという欠点がある。
【０００４】
そこで、アイソレーションアンプの通常のデータ伝送経路とは異なる伝送経路を設けて、異常状態を伝達する方法が考えられる。しかしながら、この場合には、伝送経路用の専用ピンが新たに必要になってしまう。
【先行技術文献】
【特許文献】
【０００５】
特開２０１１－１６００９６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
実施形態は、異常状態の発生を高速に伝送することができるアイソレーションアンプ及び異常状態検出装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
実施形態のアイソレーションアンプは、検出対象の装置から与えられた入力信号をデジタル信号に変換するアナログデジタル変換回路と前記アナログデジタル変換回路の出力をエンコード処理して出力するエンコーダとを備える１次回路と、前記１次回路に設けられ、前記入力信号に生じた異常を検出して検出信号を発生する異常検出回路と、前記１次回路と２次回路との間を絶縁した状態で前記エンコーダの出力及び前記検出信号を前記２次回路に伝送するアイソレーション部と、前記２次回路に設けられ、前記アイソレーション部により伝送された前記エンコーダの出力及び前記検出信号を受信し、前記エンコード処理に対応するデコード処理を行うデコーダを含み、前記入力信号に対応する出力信号を発生する出力回路と、前記２次回路に設けられ、前記検出信号に基づいて、前記出力回路の出力信号を所定の法則で変化させて前記２次回路の出力信号とする異常入力検知出力回路と、を具備し、前記出力回路は、前記デコーダの出力をアナログ信号に変換するデジタルアナログ変換回路と、前記デジタルアナログ変換回路の出力の高域を制限して前記出力信号を発生するローパスフィルタとを含み、前記入力信号及び前記出力信号は、一対の差動信号であり、前記異常入力検知出力回路は、前記ローパスフィルタを介さずに、前記アイソレーション部から伝送される前記検出信号を入力し、入力された検出信号から異常が発生したことを検知し、前記検出信号により異常が発生したことが示された期間における前記出力信号である一対の差動信号の両方のレベルを同じ所定レベルだけ変化させる。
【図面の簡単な説明】
【０００８】
本発明の第１の実施形態に係る半導体集積回路を示すブロック図。
アイソレーション部３０の具体的な構成例を示すブロック図。
アイソレーション部３０の具体的な構成例を示すブロック図。
アイソレーション部３０の具体的な構成例を示すブロック図。
図１中の差動単相変換回路５０の具体的な構成の一例を示す回路図。
ＬＰＦ２３及び異常入力検知出力回路２６の具体的な構成の一例を示す回路図。
横軸に時間をとり縦軸に電圧をとって、入出力等の波形を示すもの。
変形例を示す回路図。
本発明の第２の実施形態を示すブロック図。
図９の異常入力検知出力回路２７の具体的な構成の一例を示す回路図。
横軸に時間をとり縦軸に電圧をとって、入出力等の波形を示すもの。
本発明の第３の実施形態を示すブロック図。
図１２中のミキサ６２及び外付け回路８０の具体的な構成の一例を示す回路図。
第３の実施形態の動作を説明するためのタイミングチャート。
本発明の第４の実施形態において採用されるミキサの具体的な構成の一例を示すブロック図。
第４の実施形態の動作を説明するためのタイミングチャート。
本発明の第５の実施形態において採用されるミキサの具体的な構成の一例を示すブロック図。
第５の実施形態の動作を説明するためのタイミングチャート。
本発明の第６の実施形態において採用されるミキサの具体的な構成の一例を示すブロック図。
第６の実施形態の動作を説明するためのタイミングチャート。
本発明の第７の実施形態において採用されるミキサの具体的な構成の一例を示すブロック図。
第７の実施形態の動作を説明するためのタイミングチャート。
本発明の第８の実施形態において採用されるミキサの具体的な構成の一例を示すブロック図。
図２３中のパルス検出器８７の具体的な構成の一例を示す回路図。
アイソレーションアンプ８におけるクロックＭＣＬＫ及び出力データＭＤＡＴの生成を説明するためのタイミングチャート。
パルス検出器８７の動作を説明するためのタイミングチャート。
アナログ出力のアイソレーションアンプに対応したもの。
第９の実施形態を示すブロック図。
第１０の実施形態を示すブロック図。
変形例を示すブロック図。
【発明を実施するための形態】
【０００９】
以下、図面を参照して本発明の実施形態について詳細に説明する。
【００１０】
（第１の実施形態）
図１は本発明の第１の実施形態に係る半導体集積回路を示すブロック図である。図１の半導体集積回路は、アイソレーションアンプを構成するものである。本実施形態においては、アイソレーションアンプの通常のデータ伝送経路を利用し、出力データを異常の発生に応じて変化させることで、異常の発生を高速に伝達することを可能にするものである。
（【００１１】以降は省略されています）

関連特許