特許ウォッチ

公開番号2025042462
公報種別公開特許公報(A)
公開日2025-03-27
出願番号2023149494
出願日2023-09-14
発明の名称半導体装置
出願人株式会社東芝,東芝デバイス&ストレージ株式会社
代理人弁理士法人iX
主分類H10D 30/66 20250101AFI20250319BHJP()
要約【課題】ダイオード動作時の逆回復特性が向上した半導体装置を提供する。
【解決手段】実施形態は、第1電極、と、第2電極と、半導体部と、ゲート電極と、構造体と、を備える。半導体部は、第1電極と第2電極との間に設けられる。ゲート電極は、半導体部と第2電極との間に設けられる。構造体は、ゲート電極下で半導体部内に延在する。半導体部は、第1～第5層を含む。第1～第5層は、この順に積層される。第1～第3、第5層は、第1導電形である。第4層は、第2導電形である。ゲート電極は、第4層と向き合う。構造体は、絶縁膜、導電体、絶縁層およびシリサイド層を含む。シリサイド層は、構造体の下端に設けられる。構造体の下端は、第2層に接する。第2層は、重金属を含む。第3層の重金属の濃度は、第2層よりも低い。
【選択図】図2
特許請求の範囲【請求項１】
第１電極と、
第２電極と、
前記第１電極と前記第２電極との間に設けられた半導体部と、
前記半導体部内に設けられ、前記第２電極から前記第１電極に向かって延在するゲート電極と、
前記ゲート電極と前記第１電極との間に設けられ、前記半導体部内で前記ゲート電極側から前記第１電極側に向かって延在する構造体と、
を備え、
前記半導体部は、
前記第１電極上に設けられ、前記第１電極に電気的に接続された第１導電形の第１層と、
前記第１層上に設けられ、重金属を含む前記第１導電形の第２層と、
前記第２層上に設けられ、前記第２層の濃度よりも低い濃度の前記重金属を含む前記第１導電形の第３層と、
前記第３層上に設けられ、ゲート絶縁膜を介して前記ゲート電極と向き合い、且つ前記第２電極に電気的に接続された第２導電形の第４層と、
前記第４層上に設けられ、前記第２電極に電気的に接続された前記第１導電形の第５層と、
を含み、
前記構造体は、
前記第２層に接するシリサイド層と、
前記シリサイド層上に設けられた絶縁層と、
前記絶縁層上に設けられ、前記ゲート電極下から前記絶縁層に向かって延在し、前記ゲート電極から電気的に分離された導電体と、
前記導電体と前記第２層との間、前記導電体と前記第３層との間に設けられた絶縁膜と、
を含み、
前記シリサイド層の底面および少なくとも側面の一部は、前記第２層に接する半導体装置。
続きを表示（約 1,000 文字）【請求項２】
前記導電体は、前記導電体の上端から下端にわたって、前記絶縁膜を介して前記第３層に向き合う請求項１記載の半導体装置。
【請求項３】
前記絶縁膜は、前記絶縁膜の下部で前記第２層に接する請求項１記載の半導体装置。
【請求項４】
前記絶縁層は、前記絶縁膜とは異なる結晶構造を有する請求項１記載の半導体装置。
【請求項５】
第１電極と、
第２電極と、
前記第１電極と前記第２電極との間に設けられた半導体部と、
前記半導体部内に設けられ、前記第２電極から前記第１電極に向かって延在するゲート電極と、
前記ゲート電極と前記第１電極との間に設けられ、前記半導体部内で前記ゲート電極側から前記第１電極側に向かって延在する構造体と、
を備え、
前記半導体部は、
前記第１電極上に設けられ、前記第１電極に電気的に接続された第１導電形の第１層と、
前記第１層上に設けられ、重金属を含む前記第１導電形の第２層と、
前記第２層上に設けられ、前記第２層の濃度よりも低い濃度の前記重金属を含む前記第１導電形の第３層と、
前記第３層上に設けられ、ゲート絶縁膜を介して前記ゲート電極と向き合い、且つ前記第２電極に電気的に接続された第２導電形の第４層と、
前記第４層上に設けられ、前記第２電極に電気的に接続された前記第１導電形の第５層と、
を含み、
前記構造体は、
前記第２層上で前記第２層に接する絶縁層と、
前記絶縁層上に設けられ、前記ゲート電極下から前記絶縁層に向かって延在し、前記ゲート電極から電気的に分離された導電体と、
前記導電体と前記第２層との間、前記導電体と前記第３層との間に設けられた絶縁膜と、
を含み、
前記絶縁層は、前記絶縁膜とは異なる結晶構造を有する半導体装置。
【請求項６】
前記重金属は、ＰｔまたはＡｕのいずれかを含む請求項１～５のいずれか１つに記載の半導体装置。
【請求項７】
前記第２層の重金属の濃度は、１×１０
１３
ｃｍ
－３
～１×１０
２０
ｃｍ
－３
である請求項６記載の半導体装置。

発明の詳細な説明【技術分野】
【０００１】
実施形態は、半導体装置に関する。
続きを表示（約 3,300 文字）【背景技術】
【０００２】
Metal Oxide Semiconductor Field Effect Transistor（ＭＯＳＦＥＴ）は、逆並列に接続されたダイオードを内蔵する。ダイオード動作時においては、逆回復特性を向上することが好ましい。
【０００３】
ダイオード動作時の逆回復特性を向上させる方法として、ドリフト層中に重金属などを導入し、ドリフト層中の少数キャリアのライフタイムをコントロールすることが知られている。
【先行技術文献】
【特許文献】
【０００４】
特開２０２２－１４１９５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
実施形態は、ダイオード動作時の逆回復特性が向上した半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
実施形態に係る半導体装置は、第１電極と、第２電極と、前記第１電極と前記第２電極との間に設けられた半導体部と、前記半導体部内に設けられ、前記第２電極から前記第１電極に向かって延在するゲート電極と、前記ゲート電極と前記第１電極との間に設けられ、前記半導体部内で前記ゲート電極側から前記第１電極側に向かって延在する構造体と、を備える。前記半導体部は、前記第１電極上に設けられ、前記第１電極に電気的に接続された第１導電形の第１層と、前記第１層上に設けられ、重金属を含む前記第１導電形の第２層と、前記第２層上に設けられ、前記第２層の濃度よりも低い濃度の前記重金属を含む前記第１導電形の第３層と、前記第３層上に設けられ、ゲート絶縁膜を介して前記ゲート電極と向き合い、且つ前記第２電極に電気的に接続された第２導電形の第４層と、前記第４層上に設けられ、前記第２電極に電気的に接続された前記第１導電形の第５層と、を含む。前記構造体は、前記第２層に接するシリサイド層と、前記シリサイド層上に設けられた絶縁層と、前記絶縁層上に設けられ、前記ゲート電極下から前記絶縁層に向かって延在し、前記ゲート電極から電気的に分離された導電体と、前記導電体と前記第２層との間、前記導電体と前記第３層との間に設けられた絶縁膜と、を含む。前記シリサイド層の底面および少なくとも側面の一部は、前記第２層に接する。
【図面の簡単な説明】
【０００７】
第１の実施形態に係る半導体装置を例示する模式的な平面図である。
図１のＡＡ線における模式的な矢視断面図である。
図２のＢ部の模式的拡大図である。
第１の実施形態に係る半導体装置の製造方法を例示する模式的断面図である。
第１の実施形態に係る半導体装置の製造方法を例示する模式的断面図である。
第１の実施形態に係る半導体装置の製造方法を例示する模式的断面図である。
第１の実施形態に係る半導体装置の製造方法を例示する模式的断面図である。
第１の実施形態に係る半導体装置の製造方法を例示する模式的断面図である。
第１の実施形態に係る半導体装置の製造方法を例示する模式的断面図である。
第１の実施形態に係る半導体装置の製造方法を例示する模式的断面図である。
第１の実施形態に係る半導体装置の製造方法を例示する模式的断面図である。
第１の実施形態に係る半導体装置の製造方法を例示する模式的断面図である。
第１の実施形態に係る半導体装置の製造方法を例示する模式的断面図である。
第１の実施形態に係る半導体装置の製造方法を例示する模式的断面図である。
第１の実施形態に係る半導体装置の製造方法を例示する模式的断面図である。
第１の実施形態に係る半導体装置の製造方法を例示する模式的断面図である。
第１の実施形態に係る半導体装置の製造方法を例示する模式的断面図である。
第１の実施形態に係る半導体装置の製造方法を例示する模式的断面図である。
第１の実施形態に係る半導体装置の製造方法を例示する模式的断面図である。
第１の実施形態に係る半導体装置の製造方法を例示する模式的断面図である。
第１の実施形態に係る半導体装置の製造方法を例示する模式的断面図である。
第１の実施形態に係る半導体装置の製造方法を例示する模式的断面図である。
第２の実施形態に係る半導体装置を例示する模式的な断面図である。
第２の実施形態に係る半導体装置の製造方法を例示する模式的断面図である。
第２の実施形態に係る半導体装置の製造方法を例示する模式的断面図である。
第２の実施形態に係る半導体装置の製造方法を例示する模式的断面図である。
第２の実施形態に係る半導体装置の製造方法を例示する模式的断面図である。
【発明を実施するための形態】
【０００８】
以下に、本発明の各実施形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既に説明したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
以下の説明および図面において、ｎ
＋
、ｎ
－
およびｐ
＋
、ｐの表記は、各不純物濃度の相対的な高低を表す。すなわち、「＋」が付されている表記は、「＋」および「－」のいずれも付されていない表記よりも不純物濃度が相対的に高く、「－」が付されている表記は、いずれも付されていない表記よりも不純物濃度が相対的に低いことを示す。これらの表記は、それぞれの領域にｐ形不純物とｎ形不純物の両方が含まれている場合には、それらの不純物が補償しあった後の正味の不純物濃度の相対的な高低を表す。
以下で説明する各実施形態について、各半導体領域のｐ形とｎ形を反転させて各実施形態を実施してもよい。
【０００９】
（第１の実施形態）
図１は、第１の実施形態に係る半導体装置を例示する模式的な平面図である。
図２は、図１のＡＡ線における模式的な矢視断面図である。
図３は、図２のＢ部の模式的拡大図である。
図１および図２に示すように、本実施形態に係る半導体装置１００は、第１電極１と、第２電極２と、半導体部１０と、ゲート電極２１と、構造体４０と、を備える。半導体部１０は、第１電極１と第２電極２との間に設けられている。第１電極１は、半導体部１０の裏面に設けられ、ドレイン電極として機能する。第２電極２は、半導体部の表面側に設けられ、ソース電極Ｅ２として機能する。ゲート電極２１は、ゲート絶縁膜３１を介して半導体部１０と向き合う。ゲート電極２１は、ゲート電極パッドＧ１に電気的に接続されている。ソース電極Ｅ２とゲート電極パッドＧ１とは、平面視で、離れて配置されており、電気的に分離されている。ソース電極Ｅ２とゲート電極パッドＧ１との間には、この例のように、絶縁層Ｋ１が設けられる場合があるが、ソース電極Ｅ２とゲート電極パッドＧ１との間には、絶縁層Ｋ１は設けられなくてもよい。
【００１０】
半導体装置１００は、第１電極１をドレイン電極、第２電極２をソース電極Ｅ２とし、ゲート電極２１を有するＭＯＳＦＥＴである。半導体装置１００のダイオード動作では、半導体装置１００がｎチャネルのＭＯＳＦＥＴの場合には、第１電極１はカソード電極として機能し、第２電極２はアノード電極として機能する。半導体装置１００がｐチャネルのＭＯＳＦＥＴの場合には、第１電極１はアノード電極として機能し、第２電極２はカソード電極として機能する。
（【００１１】以降は省略されています）

関連特許