特許ウォッチ

公開番号2025042442
公報種別公開特許公報(A)
公開日2025-03-27
出願番号2023149462
出願日2023-09-14
発明の名称半導体装置
出願人株式会社東芝,東芝デバイス&ストレージ株式会社
代理人弁理士法人iX
主分類H10D 30/66 20250101AFI20250319BHJP()
要約【課題】オン抵抗を低減する半導体装置を提供する。
【解決手段】半導体装置100は、ドレイン電極21、n⁺形ドレイン領域5、n^-形ドリフト領域1、一対のゲート電極10、p形ベース領域2、n⁺形ソース領域3及びソース電極22を備える。n⁺形ドレイン領域は、ドレイン電極の上に設けられ、n^-ドリフト領域は、n⁺ドレイン領域の上に設けられている。一対のゲート電極は、ドレイン電極の上に夫々ゲート絶縁層11を介して設けられている。Z方向に垂直なX方向におけるゲート絶縁層同士の間の距離は、150nm以上450nm以下である。p形ベース領域は、一対のゲート電極の間に設けられている。n⁺形ソース領域は、p形ベース領域の上に設けられている。ソース電極は、一対のゲート電極の上に夫々絶縁層を介して設けられており、X方向においてp形ベース領域の一部及びソースn⁺形領域と接するコンタクト部22aを含む。
【選択図】図1
特許請求の範囲【請求項１】
第１電極と、
前記第１電極の上に設けられた第１導電形の第１半導体領域と、
前記第１半導体領域の上にそれぞれゲート絶縁層を介して設けられた一対のゲート電極であって、前記第１電極から前記第１半導体領域へ向かう第１方向に垂直な第２方向における前記ゲート絶縁層同士の間の距離が１５０ｎｍ以上４５０ｎｍ以下である、前記一対のゲート電極と、
前記一対のゲート電極の間に設けられた第２導電形の第２半導体領域と、
前記第２半導体領域の上に設けられた第１導電形の第３半導体領域と、
前記一対のゲート電極の上にそれぞれ絶縁層を介して設けられた第２電極であって、前記第２方向において前記第２半導体領域の一部及び前記第３半導体領域と接するコンタクト部を含み、前記コンタクト部の底部の前記第２方向における長さは２８ｎｍよりも長く２０６ｎｍ以下である、前記第２電極と、
を備えた、半導体装置。
続きを表示（約 880 文字）【請求項２】
前記第３半導体領域の上面は、
前記第２方向に対する傾きが０度以上１５度以下である第１領域と、
前記第２方向に対する傾きが３０度以上である第２領域と、
を含み、
前記第１領域の前記第２方向における位置は、前記第２領域の前記第２方向における位置と、前記コンタクト部の前記第２方向における位置と、の間にある、請求項１に記載の半導体装置。
【請求項３】
前記第１領域の前記第２方向における長さは、８７ｎｍ以上であり、
前記第２領域の前記第２方向における長さは、５ｎｍ以上２０ｎｍ以下である、請求項２に記載の半導体装置。
【請求項４】
前記第３半導体領域は、
前記コンタクト部と接し、前記第１領域を含む第１部分と、
前記第２領域を有し、前記第２領域と前記絶縁層との間に位置する第２部分と、
を含み、
前記第２部分における第１導電形の不純物濃度は、前記第１部分における第１導電形の不純物濃度よりも低い、請求項２又は３に記載の半導体装置。
【請求項５】
前記第１半導体領域と前記第２半導体領域との間の第１接合から、前記コンタクト部の底面までの第１距離は、前記第１接合から、前記第２半導体領域と前記第３半導体領域との間の第２接合までの第２距離の０．５倍よりも長い、請求項１～３のいずれか１つに記載の半導体装置。
【請求項６】
前記第２半導体領域と前記コンタクト部との間に設けられた第２導電形の第４半導体領域をさらに備え、
前記第４半導体領域の第２導電形の不純物濃度は、前記第２半導体領域の第２導電形の不純物濃度よりも高い、請求項１～３のいずれか１つに記載の半導体装置。
【請求項７】
前記ゲート絶縁層同士の間の前記距離と、前記一対のゲート電極の１つの前記第２方向における長さと、前記ゲート絶縁層の厚さの２倍と、の和は、４５０ｎｍ以上６５０ｎｍ以下である、請求項１～３のいずれか１つに記載の半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本発明の実施形態は、半導体装置に関する。
続きを表示（約 2,600 文字）【背景技術】
【０００２】
Metal Oxide Semiconductor Field Effect Transistor（ＭＯＳＦＥＴ）などの半導体装置は、電力変換等の用途に用いられる。半導体装置のオン抵抗は、低いことが望ましい。
【先行技術文献】
【特許文献】
【０００３】
特開２０１３－１２６４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明が解決しようとする課題は、オン抵抗を低減可能な半導体装置を提供することである。
【課題を解決するための手段】
【０００５】
実施形態に係る半導体装置は、第１電極と、第１導電形の第１半導体領域と、一対のゲート電極と、第２導電形の第２半導体領域と、第１導電形の第３半導体領域と、第２電極と、を備える。前記第１半導体領域は、前記第１電極の上に設けられている。前記一対のゲート電極は、前記第１半導体領域の上にそれぞれゲート絶縁層を介して設けられている。前記第１電極から前記第１半導体領域へ向かう第１方向に垂直な第２方向における前記ゲート絶縁層同士の間の距離は、１５０ｎｍ以上４５０ｎｍ以下である。前記第２半導体領域は、前記一対のゲート電極の間に設けられている。前記第３半導体領域は、前記第２半導体領域の上に設けられている。前記第２電極は、前記一対のゲート電極の上にそれぞれ絶縁層を介して設けられている。前記第２電極は、前記第２方向において前記第２半導体領域の一部及び前記第３半導体領域と接するコンタクト部を含む。前記コンタクト部の底部の前記第２方向における長さは、２８ｎｍよりも長く２０６ｎｍ以下である。
【図面の簡単な説明】
【０００６】
図１は、実施形態に係る半導体装置の一部を示す斜視断面図である。
図２は、図１の一部を拡大した断面図である。
図３は、図１の一部を拡大した断面図である。
図４は、半導体装置の特性を示すシミュレーション結果である。
図５は、半導体装置の特性を示すシミュレーション結果である。
図６は、半導体装置の特性を示すシミュレーション結果である。
図７は、半導体装置の特性を示すシミュレーション結果である。
図８は、半導体装置の特性を示すシミュレーション結果である。
図９（ａ）及び図９（ｂ）は、実施形態に係る半導体装置の製造方法を示す断面図である。
図１０（ａ）及び図１０（ｂ）は、実施形態に係る半導体装置の製造方法を示す断面図である。
図１１（ａ）及び図１１（ｂ）は、実施形態に係る半導体装置の製造方法を示す断面図である。
図１２（ａ）及び図１２（ｂ）は、実施形態に係る半導体装置の製造方法を示す断面図である。
図１３は、実施形態に係る半導体装置の製造方法を示す断面図である。
【発明を実施するための形態】
【０００７】
以下に、本発明の各実施形態について図面を参照しつつ説明する。図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。本願明細書と各図において、既に説明したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
以下の説明において、ｎ
＋
、ｎ
－
、ｐ
＋
、ｐの表記は、各導電形における不純物濃度の相対的な高低を表す。すなわち、ｎ
＋
はｎ
－
よりもｎ形の不純物濃度が相対的に高いことを示す。ｐ
＋
は、ｐよりもｐ形の不純物濃度が相対的に高いことを示す。以下で説明する各実施形態について、各半導体領域のｐ形とｎ形を反転させて各実施形態を実施してもよい。
【０００８】
図１は、実施形態に係る半導体装置の一部を示す斜視断面図である。
実施形態に係る半導体装置１００は、ＭＯＳＦＥＴである。図１に示すように、半導体装置１００は、ｎ
－
形（第１導電形）ドリフト領域１（第１半導体領域）、ｐ形（第２導電形）ベース領域２（第２半導体領域）、ｎ
＋
形ソース領域３（第３半導体領域）、ｐ
＋
形コンタクト領域４（第４半導体領域）、ｎ
＋
形ドレイン領域５、ゲート電極１０、ゲート絶縁層１１、絶縁層１２、ドレイン電極２１（第１電極）、及びソース電極２２（第２電極）を含む。なお、図１では、ソース電極２２が破線で示されている。
【０００９】
実施形態の説明では、ＸＹＺ直交座標系を用いる。ドレイン電極２１からｎ
－
形ドリフト領域１に向かう方向をＺ方向（第１方向）とする。Ｚ方向に対して垂直であり、相互に直交する二方向をＸ方向（第２方向）及びＹ方向（第３方向）とする。また、説明のために、ドレイン電極２１からｎ
－
形ドリフト領域１に向かう方向を「上」と言い、その反対方向を「下」と言う。これらの方向は、ドレイン電極２１とｎ
－
形ドリフト領域１との相対的な位置関係に基づき、重力の方向とは無関係である。
【００１０】
半導体装置１００の下面には、ドレイン電極２１が設けられている。ｎ
＋
形ドレイン領域５は、ドレイン電極２１の上に設けられ、ドレイン電極２１と電気的に接続されている。ｎ
－
形ドリフト領域１は、ｎ
＋
形ドレイン領域５の上に設けられている。ｎ
－
形ドリフト領域１は、ｎ
＋
形ドレイン領域５を介して、ドレイン電極２１と電気的に接続されている。ｎ
－
形ドリフト領域１のｎ形不純物濃度は、ｎ
＋
形ドレイン領域５のｎ形不純物濃度よりも低い。
（【００１１】以降は省略されています）

関連特許