特許ウォッチ

公開番号2025064228
公報種別公開特許公報(A)
公開日2025-04-17
出願番号2023173819
出願日2023-10-05
発明の名称半導体装置及びその製造方法
出願人株式会社東芝,東芝インフラシステムズ株式会社
代理人弁理士法人iX
主分類H10D 30/47 20250101AFI20250410BHJP()
要約【課題】信頼性を向上可能な半導体装置及びその製造方法を提供する。
【解決手段】半導体装置の製造方法は、半導体基板上の第1領域に第1電極及び第2電極を形成し、前記半導体基板にオーミック接続させる工程と、前記半導体基板上の第2領域に第1金属層を形成する工程と、前記第1領域及び前記第2領域を含む領域に、前記第1電極、前記第2電極、及び、前記第1金属層を覆う第1絶縁層を形成する工程と、前記第2領域において、前記第1絶縁層上に第2金属層を形成する工程と、前記第1電極と前記第2電極の間であって前記第1電極及び前記第2電極から離隔した領域において、前記第1絶縁層を除去する工程と、前記第1絶縁層を除去した領域の少なくとも一部に第3電極を形成し、前記半導体基板にショットキー接続させる工程と、を備える。
【選択図】図6

特許請求の範囲【請求項１】
半導体基板上の第１領域に第１電極及び第２電極を形成し、前記半導体基板にオーミック接続させる工程と、
前記半導体基板上の第２領域に第１金属層を形成する工程と、
前記第１領域及び前記第２領域を含む領域に、前記第１電極、前記第２電極、及び、前記第１金属層を覆う第１絶縁層を形成する工程と、
前記第２領域において、前記第１絶縁層上に第２金属層を形成する工程と、
前記第１電極と前記第２電極の間であって前記第１電極及び前記第２電極から離隔した領域において、前記第１絶縁層を除去する工程と、
前記第１絶縁層を除去した領域の少なくとも一部に第３電極を形成し、前記半導体基板にショットキー接続させる工程と、
を備えた半導体装置の製造方法。
続きを表示（約 1,800 文字）【請求項２】
前記第１絶縁層を除去する工程は、反応性イオンエッチング、化学的ドライエッチング、若しくは、ウェットエッチング、又は、これらを組み合わせたエッチングを行う工程を有する請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第１電極及び前記第２電極を形成する工程の前に、前記半導体基板上に第２絶縁層を形成する工程と、
前記第２絶縁層に第１貫通孔及び第２貫通孔を形成する工程と、
前記第１絶縁層を除去する工程の後、前記第３電極を形成する工程の前に、前記第１絶縁層が除去された領域において、前記第２絶縁層に第３貫通孔を形成する工程と、
をさらに備え、
前記第１電極及び前記第２電極を形成する工程において、前記第１電極は前記第１貫通孔内に形成し、前記第２電極は前記第２貫通孔内に形成し、
前記第１金属層を形成する工程において、前記第１金属層は前記第２絶縁層上に形成し、
前記第１絶縁層を形成する工程において、前記第１絶縁層は前記第２絶縁層上に形成し、
前記第３電極を形成する工程において、前記第３電極を前記第３貫通孔内に形成する請求項１に記載の半導体装置の製造方法。
【請求項４】
前記第１電極及び前記第２電極を形成する工程の後、前記第１金属層を形成する工程の前に、前記半導体基板上における前記第１電極及び前記第２電極が設けられていない領域に第２絶縁層を形成する工程と、
前記第１絶縁層を除去する工程の後、前記第３電極を形成する工程の前に、前記第１絶縁層が除去された領域において、前記第２絶縁層に貫通孔を形成する工程と、
をさらに備え、
前記第１金属層を形成する工程において、前記第１金属層は前記第２絶縁層上に形成し、
前記第１絶縁層を形成する工程において、前記第１絶縁層は前記第２絶縁層上に形成し、
前記第３電極を形成する工程において、前記第３電極を前記貫通孔内に形成する請求項１に記載の半導体装置の製造方法。
【請求項５】
前記第１絶縁層を除去する工程は、前記第１絶縁層をエッチングする工程を有し、
前記エッチングにおいて、前記第１絶縁層のエッチング速度は前記第２絶縁層のエッチング速度の５倍以上である請求項３または４に記載の半導体装置の製造方法。
【請求項６】
第１絶縁層を形成する工程の前に、前記半導体基板上の第３領域にコイル又は抵抗素子を形成する工程をさらに備え、
前記第１絶縁層を形成する工程において、前記第１絶縁層は前記第３領域にも形成し、
前記第１絶縁層を除去する工程において、前記第１絶縁層を前記第３領域に残留させる請求項１に記載の半導体装置の製造方法。
【請求項７】
前記半導体基板は、ＧａＮ層と、前記ＧａＮ層上に配置されたＡｌＧａＮ層と、を含み、前記第１電極及び前記第２電極は前記ＡｌＧａＮ層と前記ＧａＮ層の界面にオーミック接続され、前記第３電極は前記ＡｌＧａＮ層にショットキー接続される請求項１に記載の半導体装置の製造方法。
【請求項８】
半導体基板と、
前記半導体基板上の第１領域に配置され、前記半導体基板にオーミック接続された第１電極及び第２電極と、
前記第１電極と前記第２電極の間に配置され、前記半導体基板にショットキー接続された第３電極と、
前記半導体基板上の第２領域に配置された第１金属層と、
前記第１電極、前記第２電極、及び、前記第１金属層を覆い、前記第３電極から離れた第１絶縁層と、
前記第２領域において、前記第１絶縁層上に配置された第２金属層と、
を備えた半導体装置。
【請求項９】
前記半導体基板と前記第１絶縁層との間に配置され、前記第１電極の側面、前記第２電極の側面、及び、前記第３電極の側面に接した第２絶縁層をさらに備え、
前記第１金属層は前記第２絶縁層上に配置されている請求項８に記載の半導体装置。
【請求項１０】
前記半導体基板上の第３領域に配置されたコイル又は抵抗素子をさらに備え、
前記第１絶縁層は、前記コイル又は前記抵抗素子を覆う請求項８に記載の半導体装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
実施形態は、半導体装置及びその製造方法に関する。
続きを表示（約 2,200 文字）【背景技術】
【０００２】
ＭＭＩＣ（Monolithic Microwave Integrated Circuit：モノリシック・マイクロ波集積回路）等の半導体装置においては、１つの半導体基板上にＨＥＭＴ（High Electron Mobility Transistor：高電子移動度トランジスタ）及びＭＩＭ（Metal-Insulator-Metal：金属－絶縁物－金属）キャパシタを混載させる場合がある。このような半導体装置について、信頼性の向上が要望されている。
【先行技術文献】
【特許文献】
【０００３】
特開２０１８－１１７０６６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
実施形態の目的は、信頼性を向上可能な半導体装置及びその製造方法を提供することである。
【課題を解決するための手段】
【０００５】
実施形態に係る半導体装置の製造方法は、半導体基板上の第１領域に第１電極及び第２電極を形成し、前記半導体基板にオーミック接続させる工程と、前記半導体基板上の第２領域に第１金属層を形成する工程と、前記第１領域及び前記第２領域を含む領域に、前記第１電極、前記第２電極、及び、前記第１金属層を覆う第１絶縁層を形成する工程と、前記第２領域において、前記第１絶縁層上に第２金属層を形成する工程と、前記第１電極と前記第２電極の間であって前記第１電極及び前記第２電極から離隔した領域において、前記第１絶縁層を除去する工程と、前記第１絶縁層を除去した領域の少なくとも一部に第３電極を形成し、前記半導体基板にショットキー接続させる工程と、を備える。
【０００６】
実施形態に係る半導体装置は、半導体基板と、前記半導体基板上の第１領域に配置され、前記半導体基板にオーミック接続された第１電極及び第２電極と、前記第１電極と前記第２電極の間に配置され、前記半導体基板にショットキー接続された第３電極と、前記半導体基板上の第２領域に配置された第１金属層と、前記第１電極、前記第２電極、及び、前記第１金属層を覆い、前記第３電極から離れた第１絶縁層と、前記第２領域において、前記第１絶縁層上に配置された第２金属層と、を備える。
【図面の簡単な説明】
【０００７】
図１（ａ）は第１の実施形態に係る半導体装置の製造方法を示す平面図であり、図１（ｂ）は図１（ａ）に示すＡ－Ａ’線による断面図である。
図２（ａ）は第１の実施形態に係る半導体装置の製造方法を示す平面図であり、図２（ｂ）は図２（ａ）に示すＡ－Ａ’線による断面図である。
図３（ａ）は第１の実施形態に係る半導体装置の製造方法を示す平面図であり、図３（ｂ）は図３（ａ）に示すＡ－Ａ’線による断面図である。
図４（ａ）は第１の実施形態に係る半導体装置の製造方法を示す平面図であり、図４（ｂ）は図４（ａ）に示すＡ－Ａ’線による断面図である。
図５（ａ）は第１の実施形態に係る半導体装置の製造方法を示す平面図であり、図５（ｂ）は図５（ａ）に示すＡ－Ａ’線による断面図である。
図６（ａ）は第１の実施形態に係る半導体装置の製造方法を示す平面図であり、図６（ｂ）は図６（ａ）に示すＡ－Ａ’線による断面図である。
図７（ａ）～（ｄ）は、第２の実施形態に係る半導体装置の製造方法を示す断面図である。
図８（ａ）～（ｃ）は、第２の実施形態に係る半導体装置の製造方法を示す断面図である。
図９（ａ）及び（ｂ）は、第３の実施形態に係る半導体装置の製造方法を示す断面図である。
図１０（ａ）は第４の実施形態に係る半導体装置の製造方法を示す平面図であり、図１０（ｂ）は図１０（ａ）に示すＢ－Ｂ’線による断面図である。
図１１（ａ）は第４の実施形態に係る半導体装置の製造方法を示す平面図であり、図１１（ｂ）は図１１（ａ）に示すＢ－Ｂ’線による断面図である。
図１２（ａ）は第４の実施形態に係る半導体装置の製造方法を示す平面図であり、図１２（ｂ）は図１２（ａ）に示すＢ－Ｂ’線による断面図である。
【発明を実施するための形態】
【０００８】
＜第１の実施形態＞
図１（ａ）及び（ｂ）～図６（ａ）及び（ｂ）は、本実施形態に係る半導体装置の製造方法を示す図であり、各図の（ａ）は平面図であり、各図の（ｂ）は（ａ）に示すＡ－Ａ’線による断面図である。
【０００９】
なお、各図は模式的なものであり、適宜、強調又は簡略化されている。また、同じ構成要素であっても、図間において寸法比や位置関係が厳密に一致しているとは限らない。後述する他の図についても同様である。
【００１０】
先ず、図１（ａ）及び（ｂ）に示すように、半導体基板１０を用意する。半導体基板１０においては、ＳｉＣウェーハ１１上に、ＡｌＮ層１２、ＧａＮ層１３、ＡｌＧａＮ層１４がこの順に積層されている。ＳｉＣウェーハ１１は単結晶の炭化シリコンからなる。ＡｌＮ層１２は、窒化アルミニウムからなる。ＧａＮ層１３は窒化ガリウムからなる。ＡｌＧａＮ層１４は窒化アルミニウムガリウムからなる。但し、半導体基板１０の構成は、これには限定されない。
（【００１１】以降は省略されています）

関連特許