特許ウォッチ

公開番号2025042452
公報種別公開特許公報(A)
公開日2025-03-27
出願番号2023149480
出願日2023-09-14
発明の名称半導体装置
出願人株式会社東芝,東芝デバイス&ストレージ株式会社
代理人弁理士法人iX
主分類H10D 30/66 20250101AFI20250319BHJP()
要約【課題】耐圧の向上およびオン抵抗の低減が可能な半導体装置を提供する。
【解決手段】半導体装置は、第1電極と、前記第1電極上に設けられ、複数の領域を有し、且つ前記第1電極に接続された第1導電型の第1半導体層と、前記第1半導体層上に設けられた第2導電型の第2半導体層と、前記第2半導体層上の一部に設けられた第1導電型の第3半導体層と、前記複数の領域のそれぞれに配置され、絶縁体を介して前記第1半導体層に対向する第2電極と、隣接する前記領域間の境界線に沿って配置され、前記境界線における前記第2電極から最も遠い部分には配置されておらず、絶縁体を介して前記第2半導体層に対向する第3電極と、前記第3半導体層上に設けられ、前記第2半導体層、前記第3半導体層及び前記第2電極に接続されると共に、前記最も遠い部分に配置された部分が前記第1半導体層とショットキーバリア接合する第4電極と、を備える。
【選択図】図1

特許請求の範囲【請求項１】
第１電極と、
前記第１電極上に設けられ、複数の領域を有し、且つ前記第１電極に接続された第１導電型の第１半導体層と、
前記第１半導体層上に設けられた第２導電型の第２半導体層と、
前記第２半導体層上の一部に設けられた第１導電型の第３半導体層と、
前記複数の領域のそれぞれに配置され、絶縁体を介して前記第１半導体層に対向する第２電極と、
隣接する前記領域間の境界線に沿って配置され、前記境界線における前記第２電極から最も遠い部分には配置されておらず、絶縁体を介して前記第２半導体層に対向する第３電極と、
前記第３半導体層上に設けられ、前記第２半導体層、前記第３半導体層及び前記第２電極に接続されると共に、前記最も遠い部分に配置された部分が前記第１半導体層とショットキーバリア接合する第４電極と、
を備えた半導体装置。
続きを表示（約 620 文字）【請求項２】
前記領域の形状は多角形であり、
前記最も遠い部分は前記多角形の角部である請求項１に記載の半導体装置。
【請求項３】
前記領域の形状は正方形である請求項１に記載の半導体装置。
【請求項４】
前記最も遠い部分に設けられ、前記第１半導体層及び前記第４電極に接した第２導電型の第４半導体層をさらに備えた請求項１に記載の半導体装置。
【請求項５】
複数の前記第２電極が第１方向及び前記第１方向に対して直交する第２方向に沿って行列状に配列されており、
前記複数の第２電極及び前記第４半導体層は、前記第１方向及び前記第２方向に対して交差する第３方向に沿って交互に配列された請求項４に記載の半導体装置。
【請求項６】
前記第３電極は前記第２電極を囲む請求項１に記載の半導体装置。
【請求項７】
前記第４電極は、
前記第１半導体層とショットキーバリア接合する第１金属層と、
前記第１金属層上に設けられた第２金属層と、
を有する請求項１に記載の半導体装置。
【請求項８】
前記第１金属層は、チタン、ニッケル、プラチナ及びタングステンからなる群より選択された１種以上の金属を含み、
前記第２金属層は、アルミニウム及び銅からなる群より選択された１種以上の金属を含む請求項７に記載の半導体装置。

発明の詳細な説明【技術分野】
【０００１】
実施形態は、半導体装置に関する。
続きを表示（約 1,500 文字）【背景技術】
【０００２】
柱状のフィールドプレート電極（以下、「ＦＰ電極」ともいう）を周期的に配列し、ＦＰ電極間にゲート電極を配置した電力制御用の半導体装置が提案されている。このような半導体装置において、耐圧の向上およびオン抵抗の低減が求められている。
【先行技術文献】
【特許文献】
【０００３】
国際公開第２０１２／１４４２７１号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
実施形態の目的は、耐圧の向上およびオン抵抗の低減が可能な半導体装置を提供することである。
【課題を解決するための手段】
【０００５】
実施形態に係る半導体装置は、第１電極と、前記第１電極上に設けられ、複数の領域を有し、且つ前記第１電極に接続された第１導電型の第１半導体層と、前記第１半導体層上に設けられた第２導電型の第２半導体層と、前記第２半導体層上の一部に設けられた第１導電型の第３半導体層と、前記複数の領域のそれぞれに配置され、絶縁体を介して前記第１半導体層に対向する第２電極と、隣接する前記領域間の境界線に沿って配置され、前記境界線における前記第２電極から最も遠い部分には配置されておらず、絶縁体を介して前記第２半導体層に対向する第３電極と、前記第３半導体層上に設けられ、前記第２半導体層、前記第３半導体層及び前記第２電極に接続されると共に、前記最も遠い部分に配置された部分が前記第１半導体層とショットキーバリア接合する第４電極と、を備える。
【図面の簡単な説明】
【０００６】
図１は、実施形態に係る半導体装置を示す平面図である。
図２は、図１に示すＡ－Ａ’線による断面図である。
図３は、図１に示すＢ－Ｂ’線による断面図である。
図４は、図３の領域Ｃを示す一部拡大断面図である。
図５は、比較例に係る半導体装置を示す平面図である。
【発明を実施するための形態】
【０００７】
＜実施形態＞
図１は、本実施形態に係る半導体装置を示す平面図である。
図２は、図１に示すＡ－Ａ’線による断面図である。
図３は、図１に示すＢ－Ｂ’線による断面図である。
図４は、図３の領域Ｃを示す一部拡大断面図である。
なお、各図は模式的なものであり、適宜、強調及び簡略化されている。
【０００８】
図１～図４に示すように、本実施形態に係る半導体装置１においては、ドレイン電極１１（第１電極）、ソース電極１２（第４電極）、ゲート電極１３（第３電極）、ＦＰ電極１４（第２電極）、及び、半導体部分２０が設けられている。半導体部分２０は半導体材料、例えば、単結晶のシリコン（Ｓｉ）からなり、各部に不純物が導入されて所定の導電型及びキャリア濃度が実現されている。また、半導体装置１には、ゲート絶縁膜３１、ＦＰ絶縁膜３２、層間絶縁膜３３及び３４が設けられている。
【０００９】
ドレイン電極１１は、半導体部分２０の下面上の全体に配置されている。層間絶縁膜３３は、半導体部分２０上に配置されている。層間絶縁膜３４は層間絶縁膜３３上に配置されている。層間絶縁膜３３及び３４には開口部３５ｃ及び３５ｄが形成されている。ソース電極１２は、層間絶縁膜３４上に配置されている。
【００１０】
半導体部分２０の上面においては、隙間なく敷き詰められる複数の同形の領域Ｒが設定されている。上方から見て、領域Ｒの形状は例えば正方形である。上方から見て、複数の正方形の領域Ｒが行列状に配列されている。
（【００１１】以降は省略されています）

関連特許