特許ウォッチ

公開番号2025066168
公報種別公開特許公報(A)
公開日2025-04-22
出願番号2025016202,2021006440
出願日2025-02-03,2021-01-19
発明の名称半導体装置
出願人株式会社ソシオネクスト
代理人弁理士法人ITOH
主分類H10D 89/10 20250101AFI20250415BHJP()
要約【課題】電源線が基板に近い配線層を使用して形成される場合に、電源線と電源スイッチ回路の配線との競合を避ける。
【解決手段】第1電源スイッチ回路のトランジスタの複数のフィンと交差して第2方向に延在する第1および第2ローカル配線と、第1配線層に形成され、第1方向に延在する第1および第2電源線と、第2配線層に形成され、第2方向に延在し、第1電源線と接続する第3電源線および第2電源線と接続する第4電源線と、第1配線層に形成され、複数の第2ローカル配線に接続する第5電源線と、第2配線層に形成され、第5電源線に接続し、第2方向に延在し、トランジスタと重なり、平面視で前記第3および前記第4電源線と重ならない第1配線と、第2配線層に形成され、第3電源線に電気的に接続し、第2方向に延在し、トランジスタと重なり、平面視で第3および第4電源線と重ならない第2配線と、を有する。
【選択図】図3
特許請求の範囲【請求項１】
基板と、
前記基板上に形成され、平面視で第１方向に延在し、平面視で前記第１方向と異なる第２方向に並んで配置された複数のフィンと、
前記複数のフィン上に形成され、それぞれ前記第２方向に延在し、前記第１方向に交互に配置される複数の第１ローカル配線および複数の第２ローカル配線と、
前記複数のフィン上に形成され、それぞれ前記第２方向に延在し、それぞれ前記第１ローカル配線と前記第２ローカル配線との間に配置された複数のゲート電極と、
前記第１ローカル配線および前記第２ローカル配線上の第１配線層に形成され、平面視で前記第１方向に延在し、第１の電圧が供給され、前記複数の第１ローカル配線に電気的に接続する第１電源線と、
前記第１配線層に形成され、前記第１方向に延在し、第２の電圧が供給される第２電源線と、
前記第１配線層の１つ上の配線層である第２配線層に形成され、平面視で前記第１方向とは異なる第２方向に延在し、前記第１電源線と接続し、前記第１の電圧が供給される第３電源線と、
前記第２配線層に形成され、前記第２方向に延在し、前記第２電源線と接続し、前記第２の電圧が供給される第４電源線と、
前記第１配線層に形成され、第３の電圧が供給され、前記複数の第２ローカル配線に電気的に接続する第５電源線と、
前記複数のゲート電極と、前記複数のフィンに形成され前記複数の第２ローカル配線のそれぞれに接続する複数のソース領域と、前記複数のフィンに形成され前記複数の第１ローカル配線のそれぞれに接続する複数のドレイン領域と、を有し、前記第３電源線または前記第４電源線の少なくともいずれかと平面視で重なって位置するトランジスタと、
前記トランジスタを有する第１電源スイッチ回路と、
前記第２配線層に形成され、前記第５電源線に電気的に接続し、前記第２方向に延在し、平面視で前記トランジスタと重なり、平面視で前記第３電源線および前記第４電源線と重ならず、前記第３の電圧が供給される第１配線と、
前記第２配線層に形成され、前記第３電源線に電気的に接続し、前記第２方向に延在し、平面視で前記トランジスタと重なり、平面視で前記第３電源線および前記第４電源線と重ならず、前記第１の電圧が供給される第２配線と、
を有する半導体装置。
続きを表示（約 1,100 文字）【請求項２】
前記第１配線層に形成され、平面視で前記トランジスタと重なり、前記第１方向に延在し、前記複数の第１ローカル配線と複数の前記第２配線とを電気的に接続する第３配線と、
平面視で前記トランジスタと重なり、前記第３電源線と前記第３配線とを接続する第１ビアと、
を有する請求項１に記載の半導体装置。
【請求項３】
複数の前記第１配線と前記複数のソース領域はそれぞれ平面視で重なって配置され、
複数の前記第２配線と前記複数のドレイン領域はそれぞれ平面視で重なって配置される請求項１または請求項２に記載の半導体装置。
【請求項４】
平面視で前記トランジスタと重なり、前記第４電源線と前記第２電源線とを接続する第２ビアと、
を有する請求項１ないし請求項３のいずれか２項に記載の半導体装置。
【請求項５】
前記第３電源線および前記第４電源線をそれぞれ複数有し、
前記第１電源スイッチ回路を複数有し、
前記第３電源線および前記第４電源線は、前記第１方向において第１のピッチで繰り返し配置され、
前記複数の第１電源スイッチ回路は、前記第３電源線および前記第４電源線の少なくともいずれかと平面視で重なる前記トランジスタの位置が互いに同じである
請求項１ないし請求項４のいずれか１項に記載の半導体装置。
【請求項６】
前記第１電源線、前記第２電源線、前記第３電源線、前記第４電源線および前記第１電源スイッチ回路を有し、論理回路が配置された第１領域を有し、
前記第１領域内において、前記第１電源スイッチ回路の配置頻度が、他の部分と比べて前記第１電源スイッチ回路の配置頻度の高い部分を有する
請求項１ないし請求項５のいずれか１項に記載の半導体装置。
【請求項７】
前記第１領域と隣接して、前記論理回路と異なる機能回路を有する第２領域を有し、
前記配置頻度の高い部分は、前記第２領域と隣接する
請求項６に記載の半導体装置。
【請求項８】
前記第１領域に配置され、前記第３電源線および前記第４電源線が平面視で重ならないトランジスタを含む第２電源スイッチ回路を有する
請求項６または請求項７に記載の半導体装置。
【請求項９】
平面視で前記トランジスタと重なる前記第３電源線または前記第４電源線の少なくともいずれかは、前記第１方向で、交互に配置された前記第１配線と前記第２配線の複数の群の間に位置する
請求項１ないし請求項８のいずれか１項に記載の半導体装置。

発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体装置に関する。
続きを表示（約 2,500 文字）【背景技術】
【０００２】
半導体装置のリーク電流を削減するために、電源線と複数の回路ブロックの各々の電源線である仮想電源線との間に、回路ブロックの動作時にオンする電源スイッチ回路を設ける手法が知られている。例えば、電源スイッチ回路の電源供給能力を高くするために、電源スイッチ回路で使用されるトランジスタのサイズは、回路ブロック内の論理回路で使用されるセルトランジスタのサイズに比べて大きく設計される。
【先行技術文献】
【特許文献】
【０００３】
米国特許第１０１４１３３６号明細書
米国特許出願公開第２０１９／０２４４９００号明細書
米国特許出願公開第２０１９／０２１４３７７号明細書
特開２０１８－１９０７６０号公報
国際公開第２０１７／２０８８８７号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
トランジスタサイズが大きくなることで、電源スイッチ回路のレイアウトサイズが大きくなると、電源スイッチ回路は、所定のピッチで配置される電源配線の間に収まらなくなる。この場合、電源スイッチ回路は、所定のピッチで配置される電源配線を跨いで配置される。また、仮想電源電圧を使用して動作する回路ブロックに十分な電源電圧を供給するため、電源スイッチ回路と回路ブロックとの間に配線される仮想電源線は、半導体基板に近い金属配線層を使用して形成されることが好ましい。
【０００５】
しかしながら、電源スイッチ回路と回路ブロックとの間に配線される仮想電源線を、半導体基板に近い金属配線層を使用して形成する場合、電源スイッチ回路において半導体基板に近い金属配線層を使用して形成される配線が、仮想電源線と競合するおそれがある。
【０００６】
本発明は、上記の点に鑑みてなされたもので、仮想電源線などの電源線が半導体基板に近い金属配線層を使用して形成される場合に、電源線と同じ層に配置される電源スイッチ回路内の配線との競合を避けることを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一態様では、半導体装置は、基板と、前記基板上に形成され、平面視で第１方向に延在し、平面視で前記第１方向と異なる第２方向に並んで配置された複数のフィンと、前記複数のフィン上に形成され、それぞれ前記第２方向に延在し、前記第１方向に交互に配置される複数の第１ローカル配線および複数の第２ローカル配線と、前記複数のフィン上に形成され、それぞれ前記第２方向に延在し、それぞれ前記第１ローカル配線と前記第２ローカル配線との間に配置された複数のゲート電極と、前記第１ローカル配線および前記第２ローカル配線上の第１配線層に形成され、平面視で前記第１方向に延在し、第１の電圧が供給され、前記複数の第１ローカル配線に電気的に接続する第１電源線と、前記第１配線層に形成され、前記第１方向に延在し、第２の電圧が供給される第２電源線と、前記第１配線層の１つ上の配線層である第２配線層に形成され、平面視で前記第１方向とは異なる第２方向に延在し、前記第１電源線と接続し、前記第１の電圧が供給される第３電源線と、前記第２配線層に形成され、前記第２方向に延在し、前記第２電源線と接続し、前記第２の電圧が供給される第４電源線と、前記第１配線層に形成され、第３の電圧が供給され、前記複数の第２ローカル配線に電気的に接続する第５電源線と、前記複数のゲート電極と、前記複数のフィンに形成され前記複数の第２ローカル配線のそれぞれに接続する複数のソース領域と、前記複数のフィンに形成され前記複数の第１ローカル配線のそれぞれに接続する複数のドレイン領域と、を有し、前記第３電源線または前記第４電源線の少なくともいずれかと平面視で重なって位置するトランジスタと、前記トランジスタを有する第１電源スイッチ回路と、前記第２配線層に形成され、前記第５電源線に電気的に接続し、前記第２方向に延在し、平面視で前記トランジスタと重なり、平面視で前記第３電源線および前記第４電源線と重ならず、前記第３の電圧が供給される第１配線と、前記第２配線層に形成され、前記第３電源線に電気的に接続し、前記第２方向に延在し、平面視で前記トランジスタと重なり、平面視で前記第３電源線および前記第４電源線と重ならず、前記第１の電圧が供給される第２配線と、を有する。
【発明の効果】
【０００８】
開示の技術によれば、第１電源線が半導体基板に近い金属配線層を使用して形成される場合に、第１電源線と電源スイッチ回路内の配線との競合を避けることができる。
【図面の簡単な説明】
【０００９】
第１の実施形態における半導体装置のレイアウトの一例を示す図である。
図１の電源スイッチ回路の一例を示すブロック図である。
図２の電源スイッチ回路の電源配線のレイアウトの一例を示す図である。
図３のレイアウトからＭ１層の配線と、Ｍ０、Ｍ１層間のビアを除いたレイアウトを示す図である。
図３および図４のｐチャネルトランジスタの構造の一例を示す斜視図である。
図３のＹ１－Ｙ１'線に沿う断面を示す図である。
第２の実施形態における半導体装置の電源スイッチ回路の電源配線のレイアウトの一例を示す図である。
第３の実施形態における半導体装置の電源スイッチ回路の電源配線のレイアウトの一例を示す図である。
第４の実施形態における半導体装置の電源スイッチ回路の電源配線のレイアウトの一例を示す図である。
第５の実施形態における半導体装置のレイアウトの一例を示す図である。
第６の実施形態における半導体装置のレイアウトの一例を示す図である。
図１１の電源スイッチ回路ＰＳＷ２の電源配線のレイアウトの一例を示す図である。
【発明を実施するための形態】
【００１０】
以下、図面を用いて実施形態を説明する。
（【００１１】以降は省略されています）

関連特許