特許ウォッチ

公開番号2025054204
公報種別公開特許公報(A)
公開日2025-04-07
出願番号2024155441
出願日2024-09-10
発明の名称絶縁物質を含む半導体パッケージ
出願人三星電子株式会社,Samsung Electronics Co.,Ltd.
代理人弁理士法人ITOH
主分類H01L 23/12 20060101AFI20250328BHJP(基本的電気素子)
要約【課題】絶縁物質を含む半導体パッケージを提供する。
【解決手段】半導体パッケージ1000は、銅(Cu)を含む再配線層及び再配線層を取り囲む絶縁層310を含む再配線構造体300、再配線構造体上に実装され複数のチップ連結部材130を含む半導体チップ100、再配線構造体と半導体チップとの間に配置され、再配線層と接続パッドとを電気的に連結する内部連結端子134、再配線構造体の下に付着され、再配線層と電気的に連結される外部連結端子600及び再配線構造体上で半導体チップ及び内部連結端子を取り囲む封止材250を含み、絶縁層は、TCインデックスにおいてKが、20以上を満足する絶縁物質からなる。
【選択図】図1
特許請求の範囲【請求項１】
複数の第１下面連結パッド及び複数の第１上面連結パッドを有する複数の第１再配線パターン、及び前記複数の第１再配線パターンを取り囲む第１再配線絶縁層を含む第１再配線構造体と、
前記第１再配線構造体上の第１チップ実装領域に実装される第１半導体チップと、
前記第１再配線構造体の下部において、前記複数の第１下面連結パッドに付着される複数の第１ソルダバンプと、
前記第１半導体チップ及び前記第１再配線構造体上に配置され、複数の第２下面連結パッド及び複数の第２上面連結パッドを有する複数の第２再配線パターン、及び前記複数の第２再配線パターンを取り囲む第２再配線絶縁層を含む第２再配線構造体と、
前記第２再配線構造体上の第２チップ実装領域に実装される第２半導体チップと、
前記第２再配線構造体と前記第２半導体チップとの間で、前記複数の第２上面連結パッドに付着される複数の第２ソルダバンプと、
前記複数の第１上面連結パッドの一部と前記複数の第２下面連結パッドの一部とを連結し、前記第１半導体チップの周囲に配置される複数の導電ポストと、
前記第１再配線構造体と前記第２再配線構造体との間を満たし、前記複数の導電ポスト及び前記第１半導体チップを取り囲む封止材と、を含み、
前記複数の第１再配線パターン及び前記複数の第２再配線パターンそれぞれは、導電物質からなり、
前記第１再配線絶縁層及び前記第２再配線絶縁層それぞれは、下記ＴＣインデックスにおいてＫは、２０以上を満足する絶縁物質からなる、半導体パッケージ。
［ＴＣインデックス］
TIFF
2025054204000010.tif
27
88
ここで、
Ｕ
Ｔ
は、絶縁物質の靱性(toughness) を意味し、
α
１
は、絶縁物質の熱膨脹係数(Coefficient of Thermal Expansion) を意味し、
α
２
は、絶縁物質によって取り囲まれる導電物質の熱膨脹係数を意味し、
ΔＴは、温度変化を意味し、
Ｅは、絶縁物質の弾性係数を意味する。
続きを表示（約 950 文字）【請求項２】
前記第１再配線絶縁層及び前記第２再配線絶縁層それぞれは、複数の絶縁層を含み、前記複数の絶縁層それぞれの垂直方向に沿う厚さは、約３μｍ～１０μｍであることを特徴とする請求項１に記載の半導体パッケージ。
【請求項３】
前記絶縁物質は、ＰＩＤ(Photo Imageable Dielectric)物質であることを特徴とする請求項１に記載の半導体パッケージ。
【請求項４】
前記ＰＩＤ物質は、PHS(Polyhydroxystyrene), PBO(Polybenzoxazole),及びPI(Poly imide)のうちから選択されるいずれか１つであることを特徴とする請求項３に記載の半導体パッケージ。
【請求項５】
前記PI(Poly imide)は、ネガティブ感光性絶縁物質またはポジティブ感光性絶縁物質であることを特徴とする請求項４に記載の半導体パッケージ。
【請求項６】
前記複数の第１再配線パターン及び前記複数の第２再配線パターンそれぞれを構成する前記導電物質は、銅（Ｃｕ）であることを特徴とする請求項１に記載の半導体パッケージ。
【請求項７】
前記半導体パッケージの温度特性試験(temperature cycling)において、前記温度変化は、
約－５５℃～１２０℃、または
約－６５℃～１５０℃であることを特徴とする請求項１に記載の半導体パッケージ。
【請求項８】
前記絶縁物質において、前記ΔＴは、１７５℃または２１５℃であることを特徴とする請求項７に記載の半導体パッケージ。
【請求項９】
前記絶縁物質において、前記Ｅは、約２Ｇｐａ～４Ｇｐａであることを特徴とする請求項１に記載の半導体パッケージ。
【請求項１０】
前記第１再配線絶縁層及び前記第２再配線絶縁層それぞれは、垂直方向に積層された複数の絶縁層を含み、
前記複数の絶縁層のうち少なくとも一部は、前記ＴＣインデックスにおいてＫ値が互いに異なる絶縁物質を含むことを特徴とする請求項１に記載の半導体パッケージ。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体パッケージに関し、さらに詳細には、再配線構造物を構成する絶縁物質を含む半導体パッケージに関する。
続きを表示（約 3,900 文字）【背景技術】
【０００２】
最近、電子製品市場は、携帯電子装置の需要が急増しており、これにより、携帯電子装置に実装される電子部品の小型化及び軽量化が持続的に要求されている。電子部品の小型化及び軽量化のために、半導体パッケージの総厚は減少しているが、メモリの容量増加に対する要求は、高まりつつある。したがって、限定的な半導体パッケージの構造内に半導体チップを効率的に配置するために、ウェーハレベルパッケージ(Wafer Level Package)が適用される傾向にある。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
発明の技術的思想が解決しようとする課題は、再配線構造体に含まれる絶縁層を、物理的損傷を防止する絶縁物質で構成し、信頼性が向上した半導体パッケージを提供することである。
【０００４】
本発明の技術的思想が解決しようとする課題は、以上で言及した課題に制限されず、言及されていない他の課題についても、下記記載から当業者に明確に理解されるであろう。
【課題を解決するための手段】
【０００５】
本発明の技術的思想による半導体パッケージは、複数の第１下面連結パッド及び複数の第１上面連結パッドを有する複数の第１再配線パターン、及び前記複数の第１再配線パターンを取り囲む第１再配線絶縁層を含む第１再配線構造体；前記第１再配線構造体上の第１チップ実装領域に実装される第１半導体チップ；前記第１再配線構造体の下部において、前記複数の第１下面連結パッドに付着される複数の第１ソルダバンプ；前記第１半導体チップ及び前記第１再配線構造体上に配置され、複数の第２下面連結パッド及び複数の第２上面連結パッドを有する複数の第２再配線パターン、及び前記複数の第２再配線パターンを取り囲む第２再配線絶縁層を含む第２再配線構造体；前記第２再配線構造体上の第２チップ実装領域に実装される第２半導体チップ；前記第２再配線構造体と前記第２半導体チップとの間で、前記複数の第２上面連結パッドに付着される複数の第２ソルダバンプ；前記複数の第１上面連結パッドの一部と前記複数の第２下面連結パッドの一部とを連結し、前記第１半導体チップの周囲に配置される複数の導電ポスト；及び前記第１再配線構造体と前記第２再配線構造体との間を満たし、前記複数の導電ポスト及び前記第１半導体チップを取り囲む封止材；を含み、前記複数の第１再配線パターン及び前記複数の第２再配線パターンそれぞれは、導電物質からなり、前記第１再配線絶縁層及び前記第２再配線絶縁層それぞれは、下記ＴＣインデックスにおいてＫは、２０以上を満足する絶縁物質からなる。
［ＴＣインデックス］
TIFF
2025054204000002.tif
27
88
ここで、Ｕ
Ｔ
は、絶縁物質の靱性(toughness)を意味し、α
１
は、絶縁物質の熱膨脹係数(Coefficient of Thermal Expansion) を意味し、α
２
は、絶縁物質によって取り囲まれる導電物質の熱膨脹係数を意味し、ΔＴは、温度変化を意味し、Ｅは、絶縁物質の弾性係数を意味する。
【０００６】
本発明の技術的思想による半導体パッケージは、銅（Ｃｕ）を含む再配線層及び前記再配線層を取り囲む絶縁層を含む再配線構造体；前記再配線構造体上に実装され、接続パッドを含む半導体チップ；前記再配線構造体と前記半導体チップの間に配置され、前記再配線層と前記接続パッドとを電気的に連結する内部連結端子；前記再配線構造体の下部に付着され、前記再配線層と電気的に連結される外部連結端子；及び前記再配線構造体上において、前記半導体チップ及び前記内部連結端子を取り囲む封止材；を含み、前記絶縁層は、下記ＴＣインデックスにおいてＫは、２０以上を満足する絶縁物質からなる。
［ＴＣインデックス］
TIFF
2025054204000003.tif
25
88
ここで、Ｕ
Ｔ
は、絶縁物質の靱性を意味し、α
１
は、絶縁物質の熱膨脹係数を意味し、α
２
は、銅（Ｃｕ）の熱膨脹係数を意味し、ΔＴは、温度変化を意味し、Ｅは、絶縁物質の弾性係数を意味する。
【０００７】
本発明の技術的思想による半導体パッケージは、第１絶縁層及び前記第１絶縁層上の少なくとも一層の第２絶縁層と、前記第１絶縁層及び前記少なくとも一層の第２絶縁層上にそれぞれ配置され、互いに電気的に連結される複数の再配線層を含む再配線構造体；前記再配線構造体上に実装され、接続パッドを含む半導体チップ；前記再配線構造体と前記半導体チップとの間に配置され、前記複数の再配線層と前記接続パッドを電気的に連結する内部連結端子；前記再配線構造体の下部に付着され、前記複数の再配線層と電気的に連結される外部連結端子；及び前記再配線構造体上において、前記半導体チップ及び前記内部連結端子を取り囲む封止材；を含み、前記第１絶縁層及び前記少なくとも一層の第２絶縁層それぞれは、下記ＴＣインデックスにおいてＫは、２０以上を満足する絶縁物質からなる。
［ＴＣインデックス］
TIFF
2025054204000004.tif
26
104
ここで、Ｕ
Ｔ
は、絶縁物質の靱性を意味し、α
１
は、絶縁物質の熱膨脹係数を意味し、α
２
は、絶縁物質によって取り囲まれる導電物質の熱膨脹係数を意味し、ΔＴは、温度変化を意味し、Ｅは、絶縁物質の弾性係数を意味し、ｄ
１
は、半導体チップの下面から外部連結端子の上面までの垂直距離を意味し、ｄ
２
は、半導体チップの下面から第１絶縁層または第２絶縁層の下面までの垂直距離を意味する。
【発明の効果】
【０００８】
本発明の技術的思想による半導体パッケージは、再配線構造体に含まれる絶縁層を、様々な物性を考慮して物理的損傷を防止することができる最適の絶縁物質で構成することにより、その信頼性が向上するという効果がある。
【図面の簡単な説明】
【０００９】
本発明の技術的思想の一実施例による半導体パッケージの主要構成を示す断面図である。
図１のＡＡ部分を拡大して示す拡大断面図である。
図２のアンダーバンプメタルの周辺領域を示す走査電子顕微鏡写真である。
再配線構造体に含まれる絶縁層を構成する絶縁物質の様々な物性によるクラックの発生程度を示すグラフである。
再配線構造体に含まれる絶縁層を構成する絶縁物質の様々な物性によるクラックの発生程度を示すグラフである。
再配線構造体に含まれる絶縁層を構成する絶縁物質の様々な物性によるクラックの発生程度を示すグラフである。
本発明の技術的思想の他の実施例による半導体パッケージの主要構成を示す断面図である。
図７のＢＢ部分を拡大して示す拡大断面図である。
本発明の技術的思想の一実施例による半導体パッケージの製造方法を示すフローチャートである。
本発明の技術的思想の一実施例による半導体パッケージの製造方法を工程順序によって示す断面図である。
本発明の技術的思想の一実施例による半導体パッケージの製造方法を工程順序によって示す断面図である。
本発明の技術的思想の一実施例による半導体パッケージの製造方法を工程順序によって示す断面図である。
本発明の技術的思想の一実施例による半導体パッケージの製造方法を工程順序によって示す断面図である。
本発明の技術的思想の一実施例による半導体パッケージの製造方法を工程順序によって示す断面図である。
本発明の技術的思想の一実施例による半導体パッケージの製造方法を工程順序によって示す断面図である。
本発明の技術的思想の一実施例による半導体パッケージの製造方法を工程順序によって示す断面図である。
本発明の技術的思想の一実施例による半導体パッケージの製造方法を工程順序によって示す断面図である。
本発明の技術的思想の一実施例による半導体パッケージの製造方法を工程順序によって示す断面図である。
本発明の技術的思想の一実施例による半導体パッケージの製造方法を工程順序によって示す断面図である。
本発明の技術的思想の一実施例による半導体パッケージの製造方法を工程順序によって示す断面図である。
本発明の技術的思想の一実施例による半導体パッケージの製造方法を工程順序によって示す断面図である。
本発明の技術的思想の一実施例による半導体パッケージの製造方法を工程順序によって示す断面図である。
本発明の技術的思想の実施例による半導体パッケージの構成を概略的に示す構成図である。
【発明を実施するための形態】
【００１０】
以下、添付図面に基づいて本発明の技術的思想の実施例について詳細に説明する。
（【００１１】以降は省略されています）

関連特許