特許ウォッチ

公開番号2025036269
公報種別公開特許公報(A)
公開日2025-03-14
出願番号2024145630
出願日2024-08-27
発明の名称半導体パッケージ
出願人三星電子株式会社,Samsung Electronics Co.,Ltd.
代理人弁理士法人共生国際特許事務所
主分類H01L 25/07 20060101AFI20250306BHJP(基本的電気素子)
要約【課題】製品信頼性が向上した半導体パッケージを提供する。
【解決手段】本発明による半導体パッケージは、第1半導体チップと、第1半導体チップ上の第2半導体チップと、第2半導体チップと対向する第1半導体チップの第1面上に配置される第1ボンディングパッドと、第1面と対向する第2半導体チップの第2面上に配置され、第1ボンディングパッドと接触する第2ボンディングパッドと、を有し、第2ボンディングパッドは、第1ボンディングパッドと接触する第3面と、第3面とは反対になる第4面と、を含み、第2半導体チップは、第2ボンディングパッドの第4面と接触する第1配線パッドと、第1配線パッド及び第2ボンディングパッドと離隔する第2配線パッドと、を含み、第2配線パッドの厚さは、第1配線パッドの厚さより小さい。
【選択図】図1

特許請求の範囲【請求項１】
第１半導体チップと、
前記第１半導体チップ上の第２半導体チップと、
前記第２半導体チップと対向する前記第１半導体チップの第１面上に配置される第１ボンディングパッドと、
前記第１面と対向する前記第２半導体チップの第２面上に配置され、前記第１ボンディングパッドと接触する第２ボンディングパッドと、を有し、
前記第２ボンディングパッドは、
前記第１ボンディングパッドと接触する第３面と、
前記第３面とは反対になる第４面と、を含み、
前記第２半導体チップは、
前記第２ボンディングパッドの前記第４面と接触する第１配線パッドと、
前記第１配線パッド及び前記第２ボンディングパッドと離隔する第２配線パッドと、を含み、
前記第２配線パッドの厚さは、前記第１配線パッドの厚さより小さいことを特徴とする半導体パッケージ。
続きを表示（約 1,100 文字）【請求項２】
前記第２配線パッドの厚さは、前記第１配線パッドの厚さの５０％以下であることを特徴とする請求項１に記載の半導体パッケージ。
【請求項３】
前記第１半導体チップと前記第２半導体チップとの間に配置され、前記第１ボンディングパッド及び前記第２ボンディングパッドを囲むボンディング絶縁膜をさらに有することを特徴とする請求項１に記載の半導体パッケージ。
【請求項４】
前記ボンディング絶縁膜の側面は、前記第２半導体チップの側面と同一平面上に配置されることを特徴とする請求項３に記載の半導体パッケージ。
【請求項５】
前記第１配線パッドは、
前記第４面と接触する第５面と、
前記第５面とは反対になる第６面と、を含み、
前記第２配線パッドは、
前記第１半導体チップに対向する第７面と、
前記第７面とは反対になる第８面と、を含み、
前記第６面及び前記第８面は、同一平面上に配置されることを特徴とする請求項１に記載の半導体パッケージ。
【請求項６】
前記第２半導体チップは、前記第１配線パッド及び前記第２配線パッドを囲む絶縁膜をさらに含み、
前記絶縁膜は、前記第１配線パッドの側面を覆い、前記第５面及び前記第６面と非重畳であり、
前記絶縁膜は、前記第２配線パッドの側面及び前記第７面を覆い、前記第８面と非重畳であることを特徴とする請求項５に記載の半導体パッケージ。
【請求項７】
前記第２半導体チップは、
前記第１配線パッド及び前記第２配線パッドと接続される配線構造体と、
前記配線構造体上に配置される半導体基板と、
前記半導体基板を貫通し、前記配線構造体と接続される貫通電極をさらに含むことを特徴とする請求項１に記載の半導体パッケージ。
【請求項８】
前記第１ボンディングパッド及び前記第２ボンディングパッドは、銅（Ｃｕ）を含み、
前記第１配線パッド及び前記第２配線パッドは、アルミニウム（Ａｌ）を含むことを特徴とする請求項１に記載の半導体パッケージ。
【請求項９】
前記第１ボンディングパッドの幅は、一方向に沿って前記第２ボンディングパッドと近づくほど増加することを特徴とする請求項１に記載の半導体パッケージ。
【請求項１０】
前記第１ボンディングパッドの幅は、前記第２ボンディングパッドの幅より大きいことを特徴とする請求項１に記載の半導体パッケージ。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体パッケージに関し、特に、製品信頼性が向上した半導体パッケージに関する。
続きを表示（約 4,100 文字）【背景技術】
【０００２】
電子産業の発達に伴い、電子部品の高機能化、高速化及び小型化への要求が増大している。
このような傾向に対応して一つのパッケージ配線構造体に複数の半導体チップを積層して実装するか、パッケージの上にパッケージを積層する方法が用いられる。
近年では複数のダイ（Ｄｉｅ）を垂直に積層するためにダイレクトボンディングを用いて積層されたチップの間の相互接続長さを減少させている。
それにより、より製品信頼性が向上した半導体パッケージの開発が求められている。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
本発明は上記従来の半導体パッケージにおける課題に鑑みてなされたものであって、本発明の目的は、製品信頼性が向上した半導体パッケージを提供することにある。
【課題を解決するための手段】
【０００４】
上記目的を達成するためになされた本発明による半導体パッケージは、第１半導体チップと、前記第１半導体チップ上の第２半導体チップと、前記第２半導体チップと対向する前記第１半導体チップの第１面上に配置される第１ボンディングパッドと、前記第１面と対向する前記第２半導体チップの第２面上に配置され、前記第１ボンディングパッドと接触する第２ボンディングパッドと、を有し、前記第２ボンディングパッドは、前記第１ボンディングパッドと接触する第３面と、前記第３面とは反対になる第４面と、を含み、前記第２半導体チップは、前記第２ボンディングパッドの前記第４面と接触する第１配線パッドと、前記第１配線パッド及び前記第２ボンディングパッドと離隔する第２配線パッドと、を含み、前記第２配線パッドの厚さは、前記第１配線パッドの厚さより小さいことを特徴とする。
【０００５】
また、上記目的を達成するためになされた本発明による半導体パッケージは、第１半導体チップと、前記第１半導体チップ上の第２半導体チップと、前記第２半導体チップと対向する前記第１半導体チップの第１面上に配置される第１ボンディングパッドと、前記第１面と対向する前記第２半導体チップの第２面上に配置され、前記第１ボンディングパッドと接触する第２ボンディングパッドと、を有し、前記第２半導体チップは、前記第２ボンディングパッドと接触する第１配線パッドと、前記第１配線パッドと離隔し、前記第２ボンディングパッドと非接触である第２配線パッドと、を含み、前記第１配線パッドは、前記第２ボンディングパッドと接触する第３面と、前記第３面とは反対になる第４面と、を含み、前記第２配線パッドは、前記第１半導体チップと対向する第５面と、前記第５面とは反対になる第６面と、を含み、前記第４面及び前記第６面は、同一平面上に配置され、前記第１半導体チップの前記第１面を基準として、前記第３面は、前記第５面より下に配置されることを特徴とする。
【０００６】
また、上記目的を達成するためになされた本発明による半導体パッケージは、パッケージ基板と、前記パッケージ基板上の第１半導体チップと、前記第１半導体チップ上の第２半導体チップと、前記第２半導体チップと対向する前記第１半導体チップの第１面上に配置される第１ボンディングパッドと、前記第１面と対向する前記第２半導体チップの第２面上に配置され、前記第１ボンディングパッドと接触する第２ボンディングパッドと、前記パッケージ基板上に配置され、前記第１半導体チップ及び前記第２半導体チップを覆うモールディング膜と、を有し、前記第２ボンディングパッドは、前記第１ボンディングパッドと接触する第３面と、前記第３面とは反対になる第４面と、を含み、前記第１半導体チップは、前記第１ボンディングパッドと接触する第１貫通電極と、前記第１貫通電極と接続される第１配線構造体と、を含み、前記第２半導体チップは、前記第２ボンディングパッドの前記第４面と接触する第１配線パッドと、前記第１配線パッドと離隔し、前記第２ボンディングパッドと非接触である第２配線パッドを含む第２配線構造体と、前記第２配線構造体と接続される第２貫通電極と、を含み、前記第１ボンディングパッド及び前記第２ボンディングパッドは、銅（Ｃｕ）を含み、前記第１配線パッド及び前記第２配線パッドは、アルミニウム（Ａｌ）を含み、前記第２配線パッドの厚さは、前記第１配線パッドの厚さの５０％以下であることを特徴とする。
【発明の効果】
【０００７】
本発明に係る半導体パッケージによれば、Ｃｕパッドが形成されるＡｌの厚みを厚くし、Ｃｕパッドが形成されない隣接するＡｌの厚みを薄くし、また、Ｃｕパッドが形成されていない隣接するＡｌの厚みは、Ｃｕパッドが形成されているＡｌの厚みの５０％以下にすることによりＣｕ－Ｃｕ接合欠陥を減少させ、製品信頼性が向上した半導体パッケージを提供することができる。
【図面の簡単な説明】
【０００８】
本発明の実施形態による半導体パッケージの概略構成を説明するための概略断面図である。
図１のＰ部分を示す拡大図である。
本発明の他の実施形態による半導体パッケージを説明するための図１のＰ部分を示す拡大図である。
本発明の他の実施形態による半導体パッケージを説明するための図１のＰ部分を示す拡大図である。
本発明の他の実施形態による半導体パッケージを説明するための図１のＰ部分を示す拡大図である。
本発明の他の実施形態による半導体パッケージを説明するための図１のＰ部分を示す拡大図である。
本発明の他の実施形態による半導体パッケージを説明するための図１のＰ部分を示す拡大図である。
本発明のまた他の実施形態による半導体パッケージの概略構成を説明するための概略断面図である。
図８のＱ部分を示す拡大図である。
本発明のまた他の実施形態による半導体パッケージを説明するための図８のＱ部分を示す拡大図である。
本発明のまた他の実施形態による半導体パッケージの概略構成を説明するための概略断面図である。
図１１のＲ部分を示す拡大図である。
本発明のまた他の実施形態による半導体パッケージの概略構成を説明するための概略断面図である。
本発明の実施形態による半導体パッケージの製造方法を説明するための中間段階を示す概略断面図である。
本発明の実施形態による半導体パッケージの製造方法を説明するための中間段階を示す概略断面図である。
本発明の実施形態による半導体パッケージの製造方法を説明するための中間段階を示す概略断面図である。
本発明の実施形態による半導体パッケージの製造方法を説明するための中間段階を示す概略断面図である。
本発明の実施形態による半導体パッケージの製造方法を説明するための中間段階を示す概略断面図である。
本発明の実施形態による半導体パッケージの製造方法を説明するための中間段階を示す概略断面図である。
本発明の実施形態による半導体パッケージの製造方法を説明するための中間段階を示す概略断面図である。
本発明の実施形態による半導体パッケージの製造方法を説明するための中間段階を示す概略断面図である。
本発明の実施形態による半導体パッケージの製造方法を説明するための中間段階を示す概略断面図である。
本発明の実施形態による半導体パッケージの製造方法を説明するための中間段階を示す概略断面図である。
本発明の実施形態による半導体パッケージの製造方法を説明するための中間段階を示す概略断面図である。
本発明の実施形態による半導体パッケージの製造方法を説明するための中間段階を示す概略断面図である。
本発明の実施形態による半導体パッケージの製造方法を説明するための中間段階を示す概略断面図である。
本発明の実施形態による半導体パッケージの製造方法を説明するための中間段階を示す概略断面図である。
本発明の他の実施形態による半導体パッケージの製造方法を説明するための中間段階を示す概略断面図である。
本発明の他の実施形態による半導体パッケージの製造方法を説明するための中間段階を示す概略断面図である。
本発明の他の実施形態による半導体パッケージの製造方法を説明するための中間段階を示す概略断面図である。
本発明の他の実施形態による半導体パッケージの製造方法を説明するための中間段階を示す概略断面図である。
本発明の他の実施形態による半導体パッケージの製造方法を説明するための中間段階を示す概略断面図である。
本発明の他の実施形態による半導体パッケージの製造方法を説明するための中間段階を示す概略断面図である。
【発明を実施するための形態】
【０００９】
次に、本発明に係る半導体パッケージを実施するための形態の具体例を図面を参照しながら説明する。
【００１０】
図１は、本発明の実施形態による半導体パッケージの概略構成を説明するための断面図であり、図２は、図１のＰ部分を示す拡大図である。
図１及び図２を参照すると、半導体パッケージは、第１半導体チップ～第４半導体チップ（１００～４００）、パッケージ基板５００、後面ボンディングパッド（１５０、２５０、３５０、４５０）、前面ボンディングパッド（１６０、２６０、３６０）、ボンディング絶縁膜（６１０、６２０、６３０）、接続配線パッド（１４２、２４２、３４２、４４２）、周辺配線パッド（１４４、２４４、３４４、４４４）及びモールディング膜７００を含む。
（【００１１】以降は省略されています）

関連特許