特許ウォッチ

公開番号2025067815
公報種別公開特許公報(A)
公開日2025-04-24
出願番号2024153752
出願日2024-09-06
発明の名称イメージセンサー及びその製造方法
出願人三星電子株式会社,Samsung Electronics Co.,Ltd.
代理人弁理士法人ITOH
主分類H10F 39/18 20250101AFI20250417BHJP()
要約【課題】イメージセンサーにおいて光損失を最小化して光電変換効率を高める。
【解決手段】イメージセンサーは複数のピクセルを含み、第1面と第1面に反対の第2面を有する半導体基板と、半導体基板の第1面と第2面を貫通するトレンチ内に提供されピクセルを分離する素子分離膜を含む。素子分離膜は第1面と第2面を貫通する埋め込み絶縁パターン、埋め込み絶縁パターンと半導体基板との間に介在された絶縁ライナー、埋め込み絶縁パターンと絶縁ライナーとの間に提供された導電ライナー、及び第2面から第1面方向に延び、導電ライナーと接触する埋め込み導電パターンを含む。
【選択図】図6

特許請求の範囲【請求項１】
複数のピクセルと、
第１面と前記第１面に反対の第２面を有する半導体基板と、
前記半導体基板の前記第１面と前記第２面を貫通するトレンチ内に提供され、前記ピクセルを分離する素子分離膜と、
前記第２面上に提供されたマイクロレンズと、を含み、
前記素子分離膜は、
前記第１面と前記第２面を貫通する埋め込み絶縁パターンと、
前記埋め込み絶縁パターンと前記半導体基板との間に介在された絶縁ライナーと、
前記絶縁ライナーと前記埋め込み絶縁パターンとの間に介在された導電ライナーと、
前記埋め込み絶縁パターンの少なくとも一部上に提供され、少なくとも一部が前記導電ライナーと接触する埋め込み導電パターンと、を含むイメージセンサー。
続きを表示（約 1,100 文字）【請求項２】
前記埋め込み導電パターンは、前記導電ライナーの側面と物理的に接触する請求項１に記載のイメージセンサー。
【請求項３】
前記導電ライナーは、各ピクセルの周辺を囲み、互いに隣接する２つのピクセルの間で互いに離隔し、前記埋め込み導電パターンは、前記互いに離隔された前記導電ライナーの間に提供されて互いに離隔された２つの導電ライナーを電気的及び物理的に連結する請求項２に記載のイメージセンサー。
【請求項４】
前記埋め込み導電パターンに負バイアス電圧が印加される請求項３に記載のイメージセンサー。
【請求項５】
前記ピクセルは、平面視において行列形状に配列され、
前記素子分離膜は、
行方向及び列方向に沿って延びたサイド部と、
前記サイド部が交差する領域に提供された交差部と、を含み、
前記埋め込み導電パターンは、前記サイド部及び前記交差部の中で少なくとも１つに提供される請求項１に記載のイメージセンサー。
【請求項６】
前記サイド部は、第１幅を有する第１領域及び前記第１幅より広い第２幅を有する第２領域を含み、
前記素子分離膜は、
前記第１領域に提供された第１素子分離膜と、
前記第２領域に提供された第２素子分離膜と、
前記交差部に提供された第３素子分離膜と、を含む請求項５に記載のイメージセンサー。
【請求項７】
前記埋め込み導電パターンは、前記第３素子分離膜に提供される請求項６に記載のイメージセンサー。
【請求項８】
前記第３素子分離膜において、前記埋め込み導電パターンは、前記第２面から所定の深さになる地点まで提供され、前記埋め込み絶縁パターンは、前記第１面から前記所定の深さになる地点まで提供され、
前記埋め込み絶縁パターンの長さは、前記埋め込み導電パターンの長さより長い請求項６に記載のイメージセンサー。
【請求項９】
前記第３素子分離膜において、前記埋め込み導電パターンは、前記第２面から所定の深さになる地点まで提供され、前記埋め込み絶縁パターンは、前記第１面から前記所定の深さになる地点まで提供され、
前記埋め込み絶縁パターンの長さは、前記埋め込み導電パターンの長さより小さいか、或いは同一である請求項６に記載のイメージセンサー。
【請求項１０】
前記埋め込み導電パターンは、前記第２素子分離膜及び前記第３素子分離膜に提供される請求項６に記載のイメージセンサー。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明はイメージセンサー及びその製造方法に関するものである。
続きを表示（約 1,200 文字）【背景技術】
【０００２】
イメージセンサーは２次元的に配列された複数のピクセルを具備する。ピクセルの各々は光電変換素子としてフォトダイオード（ｐｈｏｔｏｄｉｏｄｅ）を含み、このような光電変換素子の間に素子分離膜が形成されることによって、光電変換素子を互いに分離する。素子分離膜は材料に応じて光吸収効果を示すことができるが、光入射側部位に光の吸収がある場合、光電変換素子に入射する光量が減少する問題があり得る。
【先行技術文献】
【特許文献】
【０００３】
米国特許１１，３９３，８６３Ｂ２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の目的はイメージセンサーにおいて光損失を最小化して光電変換効率を高めることにある。
【０００５】
また、本発明の目的は光損失を最小化しながらも、暗電流等の欠陥を最小化してイメージセンサーの品質を向上させることにある。
【課題を解決するための手段】
【０００６】
本発明の一実施形態によるイメージセンサーは、複数のピクセル、第１面と前記第１面に反対の第２面を有する半導体基板、前記半導体基板の前記第１面と前記第２面を貫通するトレンチ内に提供され、前記ピクセルを分離する素子分離膜、及び前記第２面上に提供されたマイクロレンズを含み、前記素子分離膜は、前記第１面と前記第２面を貫通する埋め込み絶縁パターン、前記埋め込み絶縁パターンと前記半導体基板との間に介在された絶縁ライナー、前記絶縁ライナーと前記埋め込み絶縁パターンとの間に介在された導電ライナー、及び前記埋め込み絶縁パターンの少なくとも一部上に提供され、少なくとも一部が前記導電ライナーと接触する埋め込み導電パターンを含む。
【０００７】
本発明の一実施形態において、前記埋め込み導電パターンは前記導電ライナーの側面と物理的に接触することができる。
【０００８】
本発明の一実施形態において、前記導電ライナーは各ピクセルの周辺を囲み、互いに隣接する２つのピクセルの間で互いに離隔し、前記埋め込み導電パターンは前記互いに離隔された前記導電ライナーの間に提供されて互いに離隔された２つの導電ライナーを電気的及び物理的に連結することができる。
【０００９】
本発明の一実施形態において、前記埋め込み導電パターンには負バイアス電圧が印加されることができる。
【００１０】
本発明の一実施形態において、前記ピクセルは平面視において行列形状に配列され、前記素子分離膜は行方向及び列方向に沿って延びたサイド部、及び前記サイド部が交差する領域に提供された交差部を含み、前記埋め込み導電パターンは前記サイド部及び前記交差部の中で少なくとも１つに提供されることができる。
（【００１１】以降は省略されています）

関連特許