特許ウォッチ

公開番号2025078100
公報種別公開特許公報(A)
公開日2025-05-19
出願番号2024194807
出願日2024-11-07
発明の名称半導体パッケージ、及び半導体パッケージの製造方法
出願人三星電子株式会社,Samsung Electronics Co.,Ltd.
代理人弁理士法人ITOH
主分類H01L 25/07 20060101AFI20250512BHJP(基本的電気素子)
要約【課題】半導体パッケージ、及び該半導体パッケージの製造方法を提供する。
【解決手段】半導体パッケージは、第1基板と、第1基板の上面上に実装される第1半導体チップと、第1基板と第1半導体チップとの間に介在され、第1基板と第1半導体チップとを電気的に連結する第1バンプと、第1基板と第1半導体チップとの間の空間の中心部分に該当する領域を充填する第1アンダーフィル膜と、第1半導体チップの上面及び側面を覆い、第1基板と第1半導体チップとの間の空間の外郭部分に該当する領域を充填する第1モールディング部材と、を含み、第1基板と第1半導体チップとの間の空間において、第1モールディング部材が占める体積が、第1基板と第1半導体チップとの間の空間において、第1アンダーフィル膜が占める体積より大きい。
【選択図】図1A

特許請求の範囲【請求項１】
第１基板と、
前記第１基板の上面上に実装される第１半導体チップと、
前記第１基板と前記第１半導体チップとの間に介在され、前記第１基板と前記第１半導体チップとを電気的に連結する第１バンプと、
前記第１基板と前記第１半導体チップとの間の空間の中心部分に該当する領域を充填する第１アンダーフィル膜と、
前記第１半導体チップの上面及び側面を覆い、前記第１基板と前記第１半導体チップとの間の空間の外郭部分に該当する領域を充填する第１モールディング部材と、を含み、
前記第１基板と前記第１半導体チップとの間の空間において、前記第１モールディング部材が占める体積は、前記第１基板と前記第１半導体チップとの間の空間において、前記第１アンダーフィル膜が占める体積より大きいことを特徴とする半導体パッケージ。
続きを表示（約 1,500 文字）【請求項２】
前記第１基板の上面と、前記第１半導体チップの下面との間の垂直方向に沿う距離は、１０μｍより短いことを特徴とする請求項１に記載の半導体パッケージ。
【請求項３】
前記第１バンプは、マイクロバンプを含み、
前記第１バンプの臨界寸法は、２０μｍ未満であり、
前記第１バンプの中心から、前記第１バンプとすぐ隣接する第１バンプの中心までの距離は、５０μｍ未満であることを特徴とする請求項１に記載の半導体パッケージ。
【請求項４】
前記第１モールディング部材及び前記第１アンダーフィル膜それぞれは、フィラーを含み、
前記第１モールディング部材のフィラー含量は、７０％ないし９０％の範囲にあり、
前記第１アンダーフィル膜のフィラー含量は、５％ないし４０％の範囲にあることを特徴とする請求項１に記載の半導体パッケージ。
【請求項５】
前記第１アンダーフィル膜は、前記第１半導体チップの中心部分と垂直方向にオーバーラップされ、
前記第１モールディング部材は、前記第１アンダーフィル膜を取り囲むことを特徴とする請求項１に記載の半導体パッケージ。
【請求項６】
前記第１基板の上面上に配され、前記第１半導体チップと水平方向に離隔されて配される導電性ピラーと、
前記第１モールディング部材の上面上に配される第２基板と、
前記第２基板の上面上に実装される第２半導体チップと、
前記第２基板と前記第２半導体チップとの間に介在される第２バンプと、
前記第２基板と前記第２半導体チップとの間の空間の中心部分に該当する領域を充填する第２アンダーフィル膜と、
前記第２基板と前記第２半導体チップとの間の空間の外郭部分に該当する領域を充填する第２モールディング部材と、をさらに含むことを特徴とする請求項１に記載の半導体パッケージ。
【請求項７】
前記第１アンダーフィル膜は、垂直方向に俯瞰するとき、枠部分のうち少なくとも一部が、前記第１モールディング部材に向けて突出されたことを特徴とする請求項１に記載の半導体パッケージ。
【請求項８】
前記第１基板の上面上に、インターポーザ基板が配され、前記インターポーザ基板の上面上に、第１半導体チップ及び第２半導体チップが実装され、前記インターポーザ基板と第１半導体チップの間に、第１アンダーフィル膜及び第１モールディング部材が配され、前記インターポーザ基板と第２半導体チップの間に、第２アンダーフィル膜及び第２モールディング部材が配され、
前記第１アンダーフィル膜は、前記第１半導体チップの中心部分と垂直方向にオーバーラップされ、前記第２アンダーフィル膜は、前記第２半導体チップの中心部分と垂直方向にオーバーラップされることを特徴とする請求項１に記載の半導体パッケージ。
【請求項９】
前記第１半導体チップの上部に配される第２半導体チップをさらに含み、
前記第１半導体チップは、第１半導体基板、及び前記第１半導体基板を垂直方向に貫通する貫通電極を含むことを特徴とする請求項１に記載の半導体パッケージ。
【請求項１０】
前記第１基板と前記第１半導体チップとの間の空間において、前記第１アンダーフィル膜が占める体積は、前記第１基板と前記第１半導体チップとの間の空間において、前記第１バンプの体積を除いた空間の５％ないし５０％の範囲にあることを特徴とする請求項１に記載の半導体パッケージ。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本発明は、半導体パッケージ、及び半導体パッケージの製造方法に係り、さらに具体的には、信頼性が向上された半導体パッケージ、及び半導体パッケージの製造方法に関する。
続きを表示（約 2,200 文字）【背景技術】
【０００２】
最近、電子製品市場は、携帯用装置の需要が急激に増大しており、それにより、それら電子製品に実装される電子部品の小型化及び軽量化が持続的に要求されている。電子部品の小型化及び軽量化のために、そこに搭載される半導体パッケージは、その体積がだんだんと小さくなりながらも、高容量のデータを処理し、不良は、最小化されることが要求されている。
【０００３】
このとき、半導体チップが、外部の衝撃、光などによって損傷されることを防止するために、ＥＭＣ（epoxy molding compound）のような密封樹脂でもって半導体チップをモールディングするモールディング工程が遂行される。半導体パッケージの厚みがだんだんと薄くなっている趨勢において、半導体チップと基板との間の空間の大きさも低減されており、それにより、前記空間に生じるボイド（void）に係わる問題がクローズアップされている。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明が解決しようとする課題は、第１半導体チップと第１基板との間に生じるボイドを最小化させる半導体パッケージ、及び半導体パッケージの製造方法を提供することである。
【０００５】
また、本発明の技術的思想が解決しようとする課題は、以上で言及された課題に制限されるものではなく、他の課題は、以下の記載から、通常の技術者に明確に理解されうるであろう。
【課題を解決するための手段】
【０００６】
本発明は、技術的課題をなすために、以下のような半導体パッケージを提供する。
【０００７】
本発明による半導体パッケージは、第１基板；前記第１基板の上面上に実装される第１半導体チップ；前記第１基板と前記第１半導体チップとの間に介在され、前記第１基板と前記第１半導体チップとを電気的に連結する第１バンプ；前記第１基板と前記第１半導体チップとの間の空間の中心部分に該当する領域を充填する第１アンダーフィル膜；及び前記第１半導体チップの上面及び側面を覆い、前記第１基板と前記第１半導体チップとの間の空間の外郭部分に該当する領域を充填する第１モールディング部材；を含み、前記第１基板と前記第１半導体チップとの間の空間において、前記第１モールディング部材が占める体積は、前記第１基板と前記第１半導体チップとの間の空間において、前記第１アンダーフィル膜が占める体積より大きいことを特徴とする。
【０００８】
本発明による半導体パッケージは、第１基板；前記第１基板の上面上に実装される第１半導体チップ；前記第１基板と前記第１半導体チップとの間に介在され、前記第１基板と前記第１半導体チップとを電気的に連結し、垂直方向に沿う厚みが１０μｍ以下である第１バンプ；前記第１基板と前記第１半導体チップとの間の空間の中心部分に該当する領域を充填する第１アンダーフィル膜；及び前記第１半導体チップの上面及び側面を覆い、前記第１基板と前記第１半導体チップとの間の空間の外郭部分に該当する領域を充填する第１モールディング部材；を含み、前記第１基板と前記第１半導体チップとの間の空間において、前記第１モールディング部材が占める体積は、前記第１アンダーフィル膜が占める体積より大きく、前記第１基板と前記第１半導体チップとの間の空間において、第１アンダーフィル膜が占める体積は、前記第１基板と前記第１半導体チップとの間の空間において、前記第１バンプの体積を除いた空間の５％ないし５０％範囲にあることを特徴とする。
【０００９】
本発明による半導体パッケージは、配線、及び前記配線を取り囲む絶縁層を含む第１基板；前記第１基板の上面上に実装される第１半導体チップ；前記第１基板と前記第１半導体チップとの間に介在され、前記第１基板と前記第１半導体チップとを電気的に連結し、垂直方向に沿う厚みが１０μｍ以下である第１バンプ；前記第１基板と前記第１半導体チップとの間の空間の中心部分に該当する領域を充填する第１アンダーフィル膜；及び前記第１半導体チップの上面及び側面を覆い、前記第１基板と前記第１半導体チップとの間の空間の外郭部分に該当する領域を充填する第１モールディング部材；を含み、前記第１モールディング部材及び前記第１アンダーフィル膜それぞれは、フィラーを含み、前記第１モールディング部材のフィラー含量は、７０％ないし９０％範囲にあり、前記第１アンダーフィル膜のフィラー含量は、５％ないし４０％範囲にあり、前記第１基板と前記第１半導体チップとの間の空間において、前記第１モールディング部材が占める体積は、前記第１アンダーフィル膜が占める体積より大きく、前記第１基板と前記第１半導体チップとの間の空間において、第１アンダーフィル膜が占める体積は、前記第１基板と前記第１半導体チップとの間の空間において、前記第１バンプの体積を除いた空間の５％ないし５０％範囲にあることを特徴とする。
【００１０】
本発明は、技術的課題をなすために、以下のような半導体パッケージ製造方法を提供する。
（【００１１】以降は省略されています）

関連特許