特許ウォッチ

公開番号2025087586
公報種別公開特許公報(A)
公開日2025-06-10
出願番号2024178484
出願日2024-10-11
発明の名称イメージセンサー
出願人三星電子株式会社,Samsung Electronics Co.,Ltd.
代理人弁理士法人ITOH
主分類H10F 39/18 20250101AFI20250603BHJP()
要約【課題】鮮明な画質を具現することができるイメージセンサーを提供する。
【解決手段】イメージセンサーは、第1面と、第1面と反対側の第2面と、を有する基板、及び前記基板の中に配置され、画素を互いに分離させる画素分離部を含み、前記画素は第1方向に沿って互いに離隔された第1画素及び第2画素を含み、前記画素分離部は、平面視において前記第1及び第2画素の各々を囲み、互いに離隔される第1シリコン含有パターン、及び前記第1画素及び第2画素の間に配置され、前記第1シリコン含有パターンを連結させる第2シリコン含有パターンを含み、前記第2シリコン含有パターンは、前記第1シリコン含有パターンと接する側壁部、及び前記第1シリコン含有パターンと離隔され、前記側壁部を連結する接続部を含む。
【選択図】図3A

特許請求の範囲【請求項１】
イメージセンサーであって、当該イメージセンサーは、
第１面と、前記第１面と反対側の第２面と、を有する基板と、
前記基板内に配置され、画素を互いに分離させる画素分離部と、を含み、
前記画素は、第１方向に沿って互いに離隔された第１画素及び第２画素を含み、
前記画素分離部は、
平面視において、前記第１画素及び第２画素の各々を囲み、互いに離隔される第１シリコン含有パターンと、
前記第１画素及び第２画素の間に配置され、前記第１シリコン含有パターンを連結させる第２シリコン含有パターンと、を含み、
前記第２シリコン含有パターンは、前記第１シリコン含有パターンと隣接する側壁部、及び前記第１シリコン含有パターンと離隔し、前記側壁部を連結する接続部を含む、
イメージセンサー。
続きを表示（約 1,500 文字）【請求項２】
前記第１面の上に配置されるトランジスタをさらに含み、
前記接続部は、前記第１面に向かって突出され、ラウンドになった下部面を有する、請求項１に記載のイメージセンサー。
【請求項３】
前記画素分離部は、前記接続部と前記第１シリコン含有パターンとの間に介在される第１埋め込み絶縁パターンをさらに含む、請求項１に記載のイメージセンサー。
【請求項４】
前記第２シリコン含有パターンは、中空の殻形状を有し、
前記画素分離部は、前記第２シリコン含有パターンの中に配置される第２埋め込み絶縁パターンをさらに含む、請求項３に記載のイメージセンサー。
【請求項５】
前記画素分離部は、前記第２埋め込み絶縁パターンの中に配置されるボイド領域をさらに含む、請求項４に記載のイメージセンサー。
【請求項６】
前記画素分離部は、前記第２埋め込み絶縁パターンの中に配置される残りのパターンをさらに含み、
前記残りのパターンは、前記第２埋め込み絶縁パターンと異なる物質で成される、請求項４に記載のイメージセンサー。
【請求項７】
前記第２面を覆う固定電荷膜をさらに含み、
前記残りのパターンは、前記固定電荷膜と同一の物質を含む、請求項６に記載のイメージセンサー。
【請求項８】
前記第１シリコン含有パターンは、第１濃度のホウ素を含み、
前記第２シリコン含有パターンは、前記第１濃度と同一であるか又はより小さい第２濃度のホウ素を含む、請求項１に記載のイメージセンサー。
【請求項９】
イメージセンサーであって、当該イメージセンサーは、
第１面と、前記第１面と反対側の第２面と、を有する基板と、
前記第１面の上に配置されるトランジスタと、
前記基板の中に配置され、画素を互いに分離させる画素分離部と、を含み、
前記画素は、時計回りの方向に沿って配置される第１画素乃至第４画素を含み、
前記画素分離部は、
平面視において、前記第１画素及び第２画素の各々を囲み、互いに離隔される第１シリコン含有パターンと、
互いに隣接する前記第１シリコン含有パターンを連結させる第２シリコン含有パターンと、
前記第２シリコン含有パターンを介して前記第１シリコン含有パターンと離隔される第１埋め込み絶縁パターンと、を含み、
前記第１画素に隣接する第３画素の角と前記第１画素の角との間で前記第１埋め込み絶縁パターンは、前記第２シリコン含有パターンを貫通する、
イメージセンサー。
【請求項１０】
イメージセンサーであって、当該イメージセンサーは、
第１面と、前記第１面と反対側の第２面と、を有する基板と、
前記基板の中に配置され、画素を互いに分離させる画素分離部と、を含み、
前記画素は、第１方向に沿って互いに離隔された第１画素及び第２画素を含み、
前記画素分離部は、
前記第１画素及び第２画素の間に介在され、内部に第１空き空間を有する第１埋め込み絶縁パターンであって、前記第１空き空間は、垂直方向に細長い、第１埋め込み絶縁パターンと、
前記第１空き空間の中で前記第１埋め込み絶縁パターンの内壁を覆い、‘Ｕ’字形断面を有し、内部に第２空き空間を有するシリコン含有パターンと、
前記第２空き空間の中に配置される第２埋め込み絶縁パターンと、を含む、
イメージセンサー。

発明の詳細な説明【技術分野】
【０００１】
本発明はイメージセンサーに関する。
続きを表示（約 3,800 文字）【背景技術】
【０００２】
イメージセンサーは光学映像（Ｏｐｔｉｃａｌｉｍａｇｅ）を電気信号に変換する半導体素子である。前記イメージセンサーはＣＣＤ（Ｃｈａｒｇｅｃｏｕｐｌｅｄｄｅｖｉｃｅ）形及びＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙｍｅｔａｌｏｘｉｄｅｓｅｍｉｃｏｎｄｕｃｔｏｒ）形に分類されることができる。前記ＣＭＯＳ形イメージセンサーはＣＩＳ（ＣＭＯＳｉｍａｇｅｓｅｎｓｏｒ）と略称される。前記ＣＩＳは２次元的に配列された複数の画素を具備する。前記画素の各々はフォトダイオードＰＤ（ｐｈｏｔｏｄｉｏｄｅ）を含む。前記フォトダイオードは入射される光を電気信号に変換する役割をする。
【先行技術文献】
【特許文献】
【０００３】
米国特許１１，３０２，７３４Ｂ２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明が解決しようとする課題は鮮明な画質を具現することができるイメージセンサーを提供することにある。
【０００５】
本発明が解決しようとする課題は以上で言及した課題に制限されなく、言及されないその他の課題は下の記載から当業者に明確に理解されるべきである。
【課題を解決するための手段】
【０００６】
前記課題を達成するための本発明の実施形態によるイメージセンサーは、第１面と、第１面と、反対側の第２面と、を有する基板、及び前記基板の中に配置され、画素を互いに分離させる画素分離部を含み、前記画素は、第１方向に沿って互いに離隔された第１画素及び第２画素を含み、前記画素分離部は、平面視において前記第１画素及び第２画素の各々を囲み、互いに離隔される第１シリコン含有パターン、及び前記第１画素及び第２画素の間に配置され、前記第１シリコン含有パターンを連結させる第２シリコン含有パターンを含み、前記第２シリコン含有パターンは、前記第１シリコン含有パターンと接する側壁部、及び前記第１シリコン含有パターンと離隔され、前記側壁部を連結する接続部を含む。
【０００７】
本発明の一実施形態によるイメージセンサーは、第１面と、第１面と反対側の第２面と、を有する基板、前記第１面上に配置されるトランジスタ、及び前記基板の中に配置され、画素を互いに分離させる画素分離部を含み、前記画素は、時計回りの方向に沿って配置される第１画素乃至第４画素を含み、前記画素分離部は、平面視において前記第１画素及び第２画素の各々を囲み、互いに離隔される第１シリコン含有パターン、互いに隣接する前記第１シリコン含有パターンを連結させる第２シリコン含有パターン、及び前記第２シリコン含有パターンを介して前記第１シリコン含有パターンと離隔される第１埋め込み絶縁パターンを含み、前記第１画素に隣接する前記第３画素の角と前記第１画素の角との間で、前記第１埋め込み絶縁パターンは、前記第２シリコン含有パターンを貫通する。
【０００８】
本発明の他の実施形態によるイメージセンサーは、第１面と、第１面と反対側の第２面と、を有する基板、及び前記基板内に配置され、画素を互いに分離させる画素分離部を含み、前記画素は、第１方向に沿って互いに離隔された第１及び第２画素を含み、前記画素分離部は、前記第１及び第２画素の間に介在され、内部に第１空き空間を有する第１埋め込み絶縁パターンであって、前記第１空き空間は垂直方向に細長い、第１埋め込み絶縁パターンと、前記第１空き空間の中で前記第１埋め込み絶縁パターンの内壁をコンフォーマルに覆い、‘Ｕ’字形断面を有し、内部に第２空き空間を有するシリコン含有パターンと、前記第２空き空間の中に配置される第２埋め込み絶縁パターンと、を含む。
【発明の効果】
【０００９】
本発明のイメージセンサーでは画素分離部内で、共通バイアス役割をする第１シリコン含有パターン及び／又は第２シリコン含有パターンがライナー形態で存在する。したがって、画素分離部でシリコンが占める部分が相対的に小さいことができる。また、４つの画素の間の交差点で第２シリコン含有パターンが第２埋め込み絶縁パターンで貫通されて、この地点で第２シリコン含有パターンが存在しない。したがって、シリコンによる光の吸収及び光損失が減少することができ、光感度が改善されて鮮明な画質のイメージセンサーを具現することができる。
【図面の簡単な説明】
【００１０】
本発明の実施形態によるイメージセンサーを説明するためのブロック図である。
本発明の実施形態によるイメージセンサーのアクティブピクセルセンサーアレイの回路図である。
本発明の実施形態によるイメージセンサーの上部平面図である。
本発明の実施形態によって図３ＡをＡ－Ａ’線、Ｂ－Ｂ’線、及びＣ－Ｃ’線に沿って切断したイメージセンサーの断面図である。
図３Ｂの‘Ｐ４’を拡大した図面である。
図３Ｂのイメージセンサーの第１レベルでの平面図である。
図５Ａの‘Ｐ５’部分を拡大した図面である。
本発明の実施形態によって図３Ｂの‘Ｐ６’を拡大した図面である。
本発明の実施形態によって図３Ｂの‘Ｐ６’を拡大した図面である。
本発明の実施形態によって図３Ｂの‘Ｐ６’を拡大した図面である。
本発明の実施形態によって図３ＡをＡ－Ａ’線、Ｂ－Ｂ’線、及びＣ－Ｃ’線に沿って切断したイメージセンサーの断面図である。
本発明の実施形態によって図３ＡをＡ－Ａ’線、Ｂ－Ｂ’線、及びＣ－Ｃ’線に沿って切断したイメージセンサーの断面図である。
本発明の実施形態によるイメージセンサーの上部平面図である。
本発明の実施形態によって図９をＡ－Ａ’線、Ｂ－Ｂ’線、及びＣ－Ｃ’線に沿って切断したイメージセンサーの断面図である。
本発明の実施形態によって図９をＡ－Ａ’線、Ｂ－Ｂ’線、及びＣ－Ｃ’線に沿って切断したイメージセンサーの断面図である。
図３Ａ及び図５Ａの平面図を有するイメージセンサーを製造する過程を順次的に示す平面図である。
図３Ｂのイメージセンサーを製造する過程を順次的に示す断面図である。
図３Ａ及び図５Ａの平面図を有するイメージセンサーを製造する過程を順次的に示す平面図である。
図３Ｂのイメージセンサーを製造する過程を順次的に示す断面図である。
図３Ａ及び図５Ａの平面図を有するイメージセンサーを製造する過程を順次的に示す平面図である。
図３Ｂのイメージセンサーを製造する過程を順次的に示す断面図である。
図３Ａ及び図５Ａの平面図を有するイメージセンサーを製造する過程を順次的に示す平面図である。
図３Ｂのイメージセンサーを製造する過程を順次的に示す断面図である。
図３Ａ及び図５Ａの平面図を有するイメージセンサーを製造する過程を順次的に示す平面図である。
図３Ｂのイメージセンサーを製造する過程を順次的に示す断面図である。
本発明の実施形態によってイメージセンサーを製造する過程を示す断面図である。
図１６Ｂの第１レベルでのイメージセンサーの平面図である。
図３Ｂのイメージセンサーを製造する過程を順次的に示す断面図である。
本発明の実施形態によってイメージセンサーを製造する過程を示す断面図である。
図３Ａ及び図５Ａの平面図を有するイメージセンサーを製造する過程を順次的に示す平面図である。
図３Ｂのイメージセンサーを製造する過程を順次的に示す断面図である。
本発明の実施形態によってイメージセンサーを製造する過程を示す断面図である。
図３Ｂのイメージセンサーを製造する過程を順次的に示す断面図である。
図３Ｂのイメージセンサーを製造する過程を順次的に示す断面図である。
図３Ｂのイメージセンサーを製造する過程を順次的に示す断面図である。
図３Ｂのイメージセンサーを製造する過程を順次的に示す断面図である。
図３Ｂのイメージセンサーを製造する過程を順次的に示す断面図である。
図３Ｂのイメージセンサーを製造する過程を順次的に示す断面図である。
本発明の実施形態によるイメージセンサーの上部平面図である。
本発明の実施形態によって図２１ＡをＡ－Ａ’線、Ｂ－Ｂ’線、及びＣ－Ｃ’線に沿って切断したイメージセンサーの断面図である。
図２１Ｂの‘Ｐ７’を拡大した図面である。
図２１Ｂのイメージセンサーの第１レベルでの平面図である。
本発明の実施形態によるイメージセンサーの断面図である。
本発明の実施形態によるイメージセンサーの断面図である。
【発明を実施するための形態】
（【００１１】以降は省略されています）

関連特許