特許ウォッチ

公開番号2025097287
公報種別公開特許公報(A)
公開日2025-06-30
出願番号2024198979
出願日2024-11-14
発明の名称メモリセルストリングを含む垂直型不揮発性メモリ装置
出願人三星電子株式会社,Samsung Electronics Co.,Ltd.
代理人個人,個人
主分類H10B 63/00 20230101AFI20250623BHJP()
要約【課題】メモリセルストリングを含む垂直型不揮発性メモリ装置を提供する。
【解決手段】メモリセルストリングを含む垂直型不揮発性メモリ装置が開示され、垂直型不揮発性メモリ装置は、二次元配列された複数のメモリセルストリングを含み、各メモリセルストリングは、第1方向に沿って延長されたチャネル層と、第1方向と交差する第2方向に沿ってそれぞれ延長され、第1方向に沿って互いに交互に配置された複数のゲート電極、及び複数のスペーサと、第1方向に沿って延長され、チャネル層と複数のゲート電極との間に配置されたゲート絶縁膜と、チャネル層の表面に沿って第1方向に沿って延長された抵抗変化層と、を含み、抵抗変化層は、第1閾値電圧を有する第1状態(LVS)と、第1閾値電圧より高い第2閾値電圧を有する第2状態(HVS)との間でスイッチングされる材料を含んでもよい。
【選択図】図5
特許請求の範囲【請求項１】
二次元配列された複数のメモリセルストリングを含み、
各メモリセルストリングは、
第１方向に沿って延長されたチャネル層と、
前記第１方向と交差する第２方向に沿ってそれぞれ延長され、前記第１方向に沿って互いに交互に配置された複数のゲート電極、及び複数のスペーサと、
前記第１方向に沿って延長され、前記チャネル層と前記複数のゲート電極との間に配置されたゲート絶縁膜と、
前記チャネル層の表面に沿って前記第１方向に沿って延長された抵抗変化層と、を含み、
前記抵抗変化層は、第１閾値電圧を有する第１状態（ＬＶＳ）と、前記第１閾値電圧より高い第２閾値電圧を有する第２状態（ＨＶＳ）との間でスイッチングされる材料を含む、垂直型不揮発性メモリ装置。
続きを表示（約 1,200 文字）【請求項２】
前記抵抗変化層が前記第１状態（ＬＶＳ）にあるとき、前記第１閾値電圧より低い電圧が前記抵抗変化層に印加されれば、前記抵抗変化層に電流が流れず、前記第１閾値電圧より高い電圧が前記抵抗変化層に印加されれば、電流が流れ、
前記抵抗変化層が第２状態（ＨＶＳ）にあるとき、前記第２閾値電圧より低い電圧が前記抵抗変化層に印加されれば、前記抵抗変化層に電流が流れず、前記第２閾値電圧より高い電圧が前記抵抗変化層に印加されれば、電流が流れる、請求項１に記載の垂直型不揮発性メモリ装置。
【請求項３】
前記抵抗変化層が前記第１状態（ＬＶＳ）にあるとき、負のバイアス電圧が前記抵抗変化層に印加されれば、前記抵抗変化層が前記第２状態（ＨＶＳ）に変換され、
前記抵抗変化層が第２状態（ＨＶＳ）にあるとき、前記第２閾値電圧より高い正のバイアス電圧が前記抵抗変化層に印加されれば、前記抵抗変化層が前記第１状態（ＬＶＳ）に変換される、請求項２に記載の垂直型不揮発性メモリ装置。
【請求項４】
読み取り動作において、前記第１閾値電圧と前記第２閾値電圧との間の読み取り電圧が前記抵抗変化層に印加される、請求項１に記載の垂直型不揮発性メモリ装置。
【請求項５】
前記抵抗変化層は、ＧｅＡｓＳｅ、ＧｅＡｓＳｅＩｎ、ＧｅＡｓＳｅＳＩｎ、ＧｅＡｓＳｅＳｂ、ＧｅＡｓＳｅＳｂＩｎ、ＧｅＡｓＳｅＴｅ、ＧｅＡｓＳｅＴｅＩｎ、ＧｅＡｓＳｅＡｌ、ＧｅＡｓＳｅＡｌＩｎ、ＧｅＳｂＳｅ、ＧｅＳｂＳｅＩｎ、ＧｅＳｂＳｅＮ、ＧｅＳｂＳｅＮＩｎ、ＣＴｅ、ＧｅＣＴｅ、ＮＧｅＣＴｅ、ＢＴｅ、ＳｉＴｅ、ＧｅＡｓＴｅ、ＧｅＳｂＳｅ、ＧｅＳｂＳｅＮのうちの少なくとも１つの非晶質の多元系カルコゲナイド材料を含む単層構造体を有する、請求項１に記載の垂直型不揮発性メモリ装置。
【請求項６】
前記抵抗変化層内のゲルマニウム（Ｇｅ）の比率は、１０ａｔ％以上３０ａｔ％以下である、請求項５に記載の垂直型不揮発性メモリ装置。
【請求項７】
前記抵抗変化層内のヒ素（Ａｓ）の比率は、１０ａｔ％以上５０ａｔ％以下である、請求項５に記載の垂直型不揮発性メモリ装置。
【請求項８】
前記抵抗変化層内のセレン（Ｓｅ）の比率は、４０ａｔ％以上８０ａｔ％以下である、請求項５に記載の垂直型不揮発性メモリ装置。
【請求項９】
前記抵抗変化層内のインジウム（Ｉｎ）の比率は、１ａｔ％以上１０ａｔ％以下である、請求項５に記載の垂直型不揮発性メモリ装置。
【請求項１０】
前記抵抗変化層は、前記第１方向に沿って交互に設けられた複数の駆動領域と、複数の初期状態領域と、を含む、請求項１に記載の垂直型不揮発性メモリ装置。
（【請求項１１】以降は省略されています）
発明の詳細な説明【技術分野】
【０００１】
本願発明は、メモリセルストリング（ｍｅｍｏｒｙｃｅｌｌｓｔｒｉｎｇ）を含む垂直型不揮発性メモリ装置に関する。
続きを表示（約 1,400 文字）【背景技術】
【０００２】
半導体メモリ装置などの不揮発性メモリ装置は、電源が切れた状態でも情報を維持し電源が供給されれば再び保存された情報を使用することができる複数のメモリセルを含む。不揮発性メモリ装置は、携帯電話、デジタルカメラ、携帯用情報端末機（ＰＤＡ，ｐｅｒｓｏｎａｌｄｉｇｉｔａｌａｓｓｉｓｔａｎｔ）、移動式コンピュータ装置、固定式コンピュータ装置及びその他装置において使用されてもよい。
【０００３】
不揮発性メモリ装置の一例として、垂直型（ｖｅｒｔｉｃａｌ）ＮＡＮＤ（ＮｏｔＡＮＤ，否定論理積）（ＶＮＡＮＤ）がある。ＶＮＡＮＤは、多数のメモリセルを垂直に積層し、集積度を高めたメモリ装置である。ＶＮＡＮＤの積層数を増やし、同一の面積で高容量を具現するための多様な技術が提案されている。例えば、ＶＮＡＮＤを具現するために、電荷トラップを利用する方式、相転移物質を利用する方式、抵抗変化物質を利用する方式、強誘電体を利用する方式のような多様な技術が提案されている。また、データの信頼性向上、駆動速度向上、消費電力低減、集積度上昇のような不揮発性メモリ装置の性能向上のための多様な材料が研究されている。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本願発明が解決しようとする課題は、メモリセルストリングを含む垂直型不揮発性メモリ装置を提供することである。
【課題を解決するための手段】
【０００５】
一実施形態に係る垂直型不揮発性メモリ装置は、二次元配列された複数のメモリセルストリングを含み、各メモリセルストリングは、第１方向に沿って延長されたチャネル層と、第１方向と交差する第２方向に沿ってそれぞれ延長され、第１方向に沿って互いに交互に配置された複数のゲート電極、及び複数のスペーサと、第１方向に沿って延長され、チャネル層と複数のゲート電極との間に配置されたゲート絶縁膜と、チャネル層の表面に沿って第１方向に沿って延長された抵抗変化層と、を含み、抵抗変化層は、第１閾値電圧を有する第１状態と、第１閾値電圧より高い第２閾値電圧を有する第２状態との間でスイッチングされる材料を含んでもよい。
【０００６】
抵抗変化層が第１状態にあるとき、第１閾値電圧より低い電圧が抵抗変化層に印加されれば、抵抗変化層に電流が流れず、第１閾値電圧より高い電圧が抵抗変化層に印加されれば、電流が流れてもよい。
【０００７】
抵抗変化層が第２状態にあるとき、第２閾値電圧より低い電圧が抵抗変化層に印加されれば、抵抗変化層に電流が流れず、第２閾値電圧より高い電圧が抵抗変化層に印加されれば、電流が流れてもよい。
【０００８】
抵抗変化層が第１状態にあるとき、負（－）のバイアス電圧が抵抗変化層に印加されれば、抵抗変化層が第２状態に変換されてもよい。
【０００９】
抵抗変化層が第２状態にあるとき、第２閾値電圧より高い正（＋）のバイアス電圧が抵抗変化層に印加されれば、抵抗変化層が第１状態に変換されてもよい。
【００１０】
読み取り動作において、第１閾値電圧と第２閾値電圧との間の読み取り電圧が抵抗変化層に印加されてもよい。
（【００１１】以降は省略されています）

関連特許